[发明专利]CMOS架构的隧穿场效应晶体管（TFET）以及制造N型和P型TFET的方法有效
| 申请号： | 201710216991.0 | 申请日： | 2013-06-12 |
| 公开（公告）号： | CN107359197B | 公开（公告）日： | 2021-05-28 |
| 发明（设计）人： | R·科特利尔;S·M·塞亚;G·杜威;B·舒-金;U·E·阿维奇;R·里奥斯;A·乔杜里;T·D·小林顿;I·A·扬;K·J·库恩 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/78;H01L29/161;H01L29/16;H01L21/331;H01L21/336 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 韩宏;陈松涛 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。 | ||
| 搜索关键词： | cmos 架构 场效应 晶体管 tfet 以及 制造 方法 | ||
【主权项】：
一种隧穿场效应晶体管(TFET)，包括：异质结有源区，所述异质结有源区设置在衬底上方，所述异质结有源区包括：弛豫的本体，所述弛豫的本体包括Ge或GeSn部分和晶格匹配的III‑V族材料部分，并且在所述Ge或GeSn部分和所述晶格匹配的III‑V族材料部分中具有无掺杂的沟道区；掺杂的源极区，所述掺杂的源极区设置在所述沟道区的第一侧上、在所述弛豫的本体的所述Ge或GeSn部分中；以及掺杂的漏极区，所述掺杂的漏极区设置在所述沟道区的第二侧上、在所述弛豫的本体的所述III‑V族材料部分中；以及栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间、在所述沟道区上，所述栅极叠置体包括栅极电介质部分和栅极电极部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710216991.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
