[发明专利]信号产生器和信号产生方法在审
| 申请号： | 201710041745.6 | 申请日： | 2017-01-19 |
| 公开（公告）号： | CN107017866A | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 陈邦宁;薛育理 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03K5/1534 | 分类号： | H03K5/1534;H03L7/081;H03L7/18 |
| 代理公司： | 北京万慧达知识产权代理有限公司11111 | 代理人： | 白华胜,王蕊 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种信号产生器和信号产生方法，其中，信号产生器包括多个边沿采样电路，每一个边沿采样电路用于接收振荡信号，对振荡信号进行采样以获得在所述振荡信号的一个周期中的上升沿和下降沿中的至少一个，以及使用所述上升沿和下降沿中的至少一个输出采样信号；边沿组合电路，用于组合所述多个边沿采样电路在所述振荡信号的同一周期中分别产生的多个采样信号，以产生输出信号。通过使用该技术方案，组合在振荡信号的同一周期中产生的多个采样信号，来生成输出信号，使得输出信号能够具有较高的频率。 | ||
| 搜索关键词： | 信号 产生器 产生 方法 | ||
【主权项】：
一种信号产生器，其特征在于，用于根据振荡信号产生输出信号，所述信号产生器包括：多个边沿采样电路，每一个边沿采样电路用于接收振荡信号，对振荡信号进行采样以获得在所述振荡信号的一个周期中的上升沿和下降沿中的至少一个，以及使用所述上升沿和下降沿中的至少一个输出采样信号；边沿组合电路，用于组合所述多个边沿采样电路在所述振荡信号的同一周期中分别产生的多个采样信号，以产生输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710041745.6/，转载请声明来源钻瓜专利网。
- 上一篇：大棚支撑连接装置
- 下一篇：高频程控容性阻抗电路及测量装置
- 同类专利
- 一种新型信号下降沿边沿检测电路-201820810333.4
- 李富华;戴晶星;吴庆 - 苏州大学
- 2018-05-29 - 2019-02-22 - H03K5/1534
- 为了解决待检测的数据脉冲信号的频率大于等于时钟频率的二分频时，传统的双触发器边沿检测电路的结构无法检测或者会漏检测数据脉冲信号的下降沿的变化的问题，本实用新型提出一种新型信号下降沿边沿检测电路，其不采用触发器DFF，而是采用锁存器Dlatch构成边沿检测电路，其能够检测更加接近时钟频率的待测数据脉冲信号的边沿变化，且能够改善传统的双边沿检测电路的器件延时情况。
- 一种时钟状态指示电路及方法-201410679855.1
- 谢闯;杨志家;王剑;董策;段茂强;吕岩;张超 - 中国科学院沈阳自动化研究所
- 2014-11-24 - 2019-01-04 - H03K5/1534
- 本发明涉及一种时钟状态指示电路，包括时钟分频电路、边沿修正电路、边沿检测电路和移位寄存器电路；所述时钟分频电路与边沿修正电路连接；所述边沿修正电路与边沿检测电路、移位寄存器电路连接；所述边沿检测电路与移位寄存器电路连接；其方法为生成不同的分频时钟信号和周期复位信号，通过移位寄存器的移位和复位操作指示时钟状态。本发明电路当采用2分频时，最小可采用六个触发器和二个门电路即可以实现时钟状态指示功能，具有结构简单、运行功耗小等优点。
- 一种新型双边沿检测电路-201820810314.1
- 李富华;戴晶星;吴庆 - 苏州大学
- 2018-05-29 - 2018-12-18 - H03K5/1534
- 为了解决待检测的数据脉冲信号的频率大于等于时钟频率的二分频时，传统的双触发器边沿检测电路的结构无法检测或者会漏检测数据脉冲信号的沿的变化的问题，本实用新型提出一种新型信号沿边沿检测电路，其不采用触发器DFF，而是采用锁存器Dlatch构成边沿检测电路，其能够检测更加接近时钟频率的待测数据脉冲信号的边沿变化，且能够改善传统的双边沿检测电路的器件延时情况。
- 一种新型信号上升沿边沿检测电路-201820812267.4
- 李富华;戴晶星;吴庆 - 苏州大学
- 2018-05-29 - 2018-12-18 - H03K5/1534
- 为了解决待检测的数据脉冲信号的频率大于等于时钟频率的二分频时，传统的双触发器边沿检测电路的结构无法检测或者会漏检测数据脉冲信号的沿的变化的问题，本实用新型提出一种新型信号上升沿边沿检测电路，其不采用触发器DFF，而是采用锁存器Dlatch构成边沿检测电路，其能够检测更加接近时钟频率的待测数据脉冲信号的边沿变化，且能够改善传统的双边沿检测电路的器件延时情况。
- 对脉冲边沿信号具有检测、计数和验证功能的电路-201510319251.0
- 曹春 - 天津大学
- 2015-06-11 - 2017-11-03 - H03K5/1534
- 本发明公开了一种对脉冲边沿信号具有检测、计数和验证功能的电路，包括2个触发器、3组锁存器、4个加法器、2个与门、1个异或门和1个比较器；本发明电路通过检测可以判断该边沿信号是上升沿脉冲或者下降沿脉冲，并且可以针对上升沿和下降沿的出现次数分别进行计数，为了判断该电路对两个脉冲边沿的计数是否正确，该电路还增加了对双边沿脉冲的检测，当上升沿脉冲计数的数值与下降沿脉冲计数的数值之和等于双边沿脉冲计数的数值时，则说明上升沿和下降沿的计数数值都是正确,否则说明计数发生错误。实现了对采样数据的信号提取、处理和验证，提高了数据分析的可靠性和准确性，该电路原理简单，易于制作，有着极大的优势。
- 信号产生器和信号产生方法-201710041745.6
- 陈邦宁;薛育理 - 联发科技股份有限公司
- 2017-01-19 - 2017-08-04 - H03K5/1534
- 本发明提供一种信号产生器和信号产生方法，其中，信号产生器包括多个边沿采样电路，每一个边沿采样电路用于接收振荡信号，对振荡信号进行采样以获得在所述振荡信号的一个周期中的上升沿和下降沿中的至少一个，以及使用所述上升沿和下降沿中的至少一个输出采样信号；边沿组合电路，用于组合所述多个边沿采样电路在所述振荡信号的同一周期中分别产生的多个采样信号，以产生输出信号。通过使用该技术方案，组合在振荡信号的同一周期中产生的多个采样信号，来生成输出信号，使得输出信号能够具有较高的频率。
- 基于单向再生比较器的预加重电路-201610982944.2
- 陈伟伟;张亚伟;李文辉;汪鹏君;杨建义 - 宁波大学
- 2016-11-09 - 2017-04-26 - H03K5/1534
- 本发明公开了一种基于单向再生比较器的预加重电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和压控电压源，第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管构成再生比较器，第十MOS管和第十一MOS管为两个辅助开关管，压控电压源作为缓冲级；优点是结构简单，延迟较小，具有较高的精度和稳定性。
- 上升沿检测电路-201410220541.5
- 张建伟;张修哲;吴国强;陈晓明;苗延楠;郑善兴;丁秋红;潘阿成;滕飞;李佳琪;郑钰芷 - 大连理工大学
- 2014-05-23 - 2017-02-22 - H03K5/1534
- 本发明公开一种上升沿检测电路，由双稳态存储单元、非对称延迟单元、反相器和多个NMOS晶体管组成，只要非对称延迟电路满足上升沿延迟与下降沿延迟之和大于输入信号的脉冲周期且下降沿延迟很小时，就能够产生最大脉宽接近输入信号脉冲周期的输出信号，可满足后续设备的使用要求。本发明不但结构简单，还具有自启动功能，当输入信号的初始低电平长度大于非对称延迟电路的上升沿延迟，就能够实现自启动。
- 双边沿检测电路-201520268610.X
- 杨小华 - 深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院
- 2015-04-29 - 2015-07-22 - H03K5/1534
- 本实用新型公开一种双边沿检测电路，电路包括反相器U1、电容C1、带施密特触发的反相器U2和异或门U4，被检测信号输入端同时连接在反相器U1的输入端和异或门U4的一个输入端上，反相器U1的输出端连接在带施密特触发的反相器U2输入端上，反相器U1的输出端和带施密特触发的反相器U2输入端之间通过电容C1接地，带施密特触发的反相器U2的输出端连接在异或门U4的另一个输入端上，异或门U4的输出端为双边沿检测电路的输出端。本实用新型较之现有边沿检测芯片相比，电路结构简单，实现成本较低，且能够方便的进行边沿检测等，可靠性和稳定性好，电路能够很好的解决边沿检测等问题。
- 一种模组容性负载引起的纳秒级边沿时间测量系统-201420400382.2
- 陈文源;孙鹏;殷建东;倪建强 - 苏州华兴源创电子科技有限公司
- 2014-07-18 - 2014-12-03 - H03K5/1534
- 本实用新型公开了一种模组容性负载引起的纳秒级边沿时间测量系统，该系统包括本实用新型公开了一种模组容性负载引起的纳秒级边沿时间测量系统，该系统包括控制模块、脉冲信号产生电路、脉冲信号输出端、脉冲信号输入端、数据采集模块、数据处理模块和数据存储模块。本实用新型可有效的测量由模组中容性负载引起脉冲信号边沿时间及相应的电压，并通过信号边沿时间及相应的电压确定模组中容性负载的大小，从而提高对模组性能的判定。
- 上升沿检测电路-201420266581.9
- 张建伟;张修哲;吴国强;陈晓明;苗延楠;郑善兴;丁秋红;潘阿成;滕飞;李佳琪;郑钰芷 - 大连理工大学
- 2014-05-23 - 2014-11-05 - H03K5/1534
- 本实用新型公开一种上升沿检测电路，由双稳态存储单元、非对称延迟单元、反相器和多个NMOS晶体管组成，只要非对称延迟电路满足上升沿延迟与下降沿延迟之和大于输入信号的脉冲周期且下降沿延迟很小时，就能够产生最大脉宽接近输入信号脉冲周期的输出信号，可满足后续设备的使用要求。本实用新型不但结构简单，还具有自启动功能，当输入信号的初始低电平长度大于非对称延迟电路的上升沿延迟，就能够实现自启动。
- 矩阵相位检测器-201310586139.4
- 威廉·J·达利 - 辉达公司
- 2013-11-19 - 2014-06-04 - H03K5/1534
- 提供矩阵相位检测器。提供用于时钟相位检测的方法和系统。生成第一时钟信号的经延迟版本的第一集合并且生成第二时钟信号的经延迟版本的第二集合。使用第一时钟信号的经延迟版本的第一集合来将第二时钟信号的经延迟版本的第二集合采样，以在与第一时钟信号相对应的域中产生时钟采样的阵列。在时钟采样的阵列内定位至少一个边沿指示。
- 用于校正时钟占空比的边沿选择技术-201210500690.8
- A·亚拉瓦尔;J·布扎切利 - 国际商业机器公司
- 2012-11-29 - 2013-08-14 - H03K5/1534
- 提供用于生成时钟信号和校正时钟信号中的占空比失真的电路和方法。一种用于生成时钟信号的电路包括复用器电路和边沿触发的触发器电路。复用器电路选择性地输出多个输入时钟信号之一。边沿触发的触发器检测从复用器电路选择性地输出的输入时钟信号的转变边沿，并响应于该检测对接收的数据信号的逻辑电平采样，并且生成在边沿触发的触发器的输出端口处的输出时钟信号的转变。复用器电路基于被输入到复用器电路的选择控制端口的、在边沿触发的触发器的输出端口处的输出时钟信号的逻辑电平，向边沿触发的触发器的时钟信号端口选择性地输出多个输入时钟信号之一。
- 特殊信号边沿检测装置-201220678039.5
- 龙隆;王启银;古珑 - 山西省电力公司大同供电分公司;国家电网公司
- 2012-12-10 - 2013-06-12 - H03K5/1534
- 本实用新型公开了一种特殊信号边沿检测装置，其包括：第一电阻器、第二电阻器、电压比较器、第三电阻器、第一稳压管、第二稳压管、滑动电阻器、电容器和异或门，其中第一电阻器的一端连接到电压比较器的一个输入端，第二电阻器的一端连接到电压比较器的另一个输入端，该电压比较器的输出端连接到第三电阻器的一端，该第三电阻器的另一端分别连接第一稳压管的阳极、滑动电阻器的固定接线端以及异或门的一个输入端，第一稳压管的阴极连接到第二稳压管的阴极，该第二稳压管的阳极接地，滑动电阻器的可滑动接线端分别连接异或门的另一个输入端和电容器的一端，该电容器的另一端接地。
- 一种超声波换能器电流极值检测数字电路-201120479199.2
- 滕旭东 - 上海工程技术大学
- 2011-11-25 - 2012-07-11 - H03K5/1534
- 本实用新型公开了一种超声波换能器电流极值检测数字电路，所述电路包括极值检测单元和频率发生单元，其特征在于：极值检测单元包括D/A数模转化、取样比较器、样值计数器、锁存器I、锁存器II和极值比较器；频率发生单元包括减一计数器、波形产生电路、周期预置计数器和死区发生器。本实用新型能实时跟踪换能器谐振频率的变化，自适应搜索到极值点且稳定工作在极值点附近，全数字硬件电路实现，外围接口电路简单，工作速度快，无AD转换过程，无需程序控制，实验结果表明频率跟踪及时、工作稳定、不受匹配电路参数的影响，适应性强。
- 逻辑状态捕捉电路-200880021803.8
- 葛绍平;柴家明;杰弗里·赫伯特·菲舍尔 - 高通股份有限公司
- 2008-06-26 - 2010-03-31 - H03K5/1534
- 本发明描述若干逻辑状态捕捉电路(200)，其使用逻辑电路(204)，所述逻辑电路(204)具有第一输入(210)、第二输入(232)及输出。所述逻辑电路(204)经配置以响应于耦合到所述第一输入(210)的数据值的状态改变，从而致使在所述输出(212)上产生所述数据值的代表值。所述第二输入(232)接收所述数据值的经锁存版本，以在所述数据值已返回到其原始状态之后，将所述代表值保持于所述输出上。锁存元件(206)经配置以通过锁存所述数据值而响应于所述数据值的所述状态改变，且将所述数据值的所述经锁存版本耦合到所述第二输入(232)。复位元件(208)经配置以通过复位所述锁存元件(206)而响应于时钟输入(230)的状态改变。
- 专利分类
