[发明专利]具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法

摘要

一种形成存储器结构的方法（图3i‑3j），包括：提供分层半导体衬底（304），其具有接触区（302）、接触区上的源极选择栅极（306、SGS）层和SGS层上的半导体层的层叠堆叠（308）；在半导体衬底的层叠堆叠上形成漏极选择栅极（312、SGD）层；在SGD层上形成氮化物隔离层（314）；在氮化物隔离层上形成氧化物隔离层（316）；从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽；从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱（318、320、322）；通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽（328、330）；在插头凹槽中形成T插头（332）；以及在T插头上形成电气接触（336）以使得该T插头（332）提供抵抗从电气接触（336）到SGD层（312）的电气短路的阻挡部。

主权项

1.一种形成存储器结构的方法，包括：提供分层半导体衬底，所述分层半导体衬底具有接触区、接触区上的源极选择栅极（SGS）层和SGS层上的半导体层的层叠堆叠；在半导体衬底的层叠堆叠上形成漏极选择栅极（SGD）层；在SGD层上形成氮化物隔离层；在氮化物隔离层上形成氧化物隔离层；从氧化物隔离层向半导体衬底的接触区中蚀刻柱沟槽；从接触区至少到氮化物隔离层中在柱沟槽中形成中心柱；通过蚀刻氧化物隔离的在柱沟槽周围的侧壁来暴露氮化物隔离层的顶表面的一部分从而形成插头凹槽；在插头凹槽中形成T插头；以及在T插头上形成电气接触以使得该T插头提供抵抗从该电气接触到SGD层的电气短路的阻挡部。