[发明专利]水平栅极环绕纳米线晶体管的底部隔离有效
| 申请号： | 201611166370.8 | 申请日： | 2016-12-16 |
| 公开（公告）号： | CN107039503B | 公开（公告）日： | 2020-09-22 |
| 发明（设计）人： | B·J·帕沃拉克 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/66;H01L29/78 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及水平栅极环绕纳米线晶体管的底部隔离。一种形成GAAMOSFET的方法包括：提供具有源极区、漏极区和通道区的基板，该基板掺杂p型及n型掺杂物中的一个。设置蚀刻止挡‑电阱(ESEW)层于该基板上方，该ESEW层掺杂该p型及该n型掺杂物中的另一个。设置牺牲层于该ESEW层上方，该牺牲层掺杂与该基板相同类型的掺杂物。设置通道层于该牺牲层上方。从在该通道区中的该ESEW层、该牺牲层及该通道层图案化一鳍片。只选择性蚀刻去掉该鳍片的该牺牲层以从该鳍片的该通道层形成一纳米线，同时该鳍片的该ESEW层用来作为蚀刻止挡阻障物以防止在该基板中蚀刻出沟槽。 | ||
| 搜索关键词： | 水平 栅极 环绕 纳米 晶体管 底部 隔离 | ||
【主权项】：
一种方法，包含：提供具有用于GAA MOSFET的源极区、漏极区和通道区的基板，该基板掺杂p型及n型掺杂物中的一个；设置蚀刻止挡‑电阱(ESEW)层于该基板上方，该蚀刻止挡‑电阱层掺杂该p型及该n型掺杂物中的另一个；设置牺牲层于该蚀刻止挡‑电阱层上方，该牺牲层掺杂与该基板相同类型的掺杂物；设置通道层于该牺牲层上方；从在该通道区中的该蚀刻止挡‑电阱层、该牺牲层及该通道层图案化一鳍片；以及只选择性蚀刻去掉该鳍片的该牺牲层以从该鳍片的该通道层形成纳米线，同时该鳍片的该蚀刻止挡‑电阱层用来作为蚀刻止挡阻障物以防止在该基板中蚀刻出沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611166370.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
