[发明专利]水平栅极环绕纳米线晶体管的底部隔离

说明书

本发明涉及水平栅极环绕纳米线晶体管的底部隔离。一种形成GAAMOSFET的方法包括：提供具有源极区、漏极区和通道区的基板，该基板掺杂p型及n型掺杂物中的一个。设置蚀刻止挡‑电阱(ESEW)层于该基板上方，该ESEW层掺杂该p型及该n型掺杂物中的另一个。设置牺牲层于该ESEW层上方，该牺牲层掺杂与该基板相同类型的掺杂物。设置通道层于该牺牲层上方。从在该通道区中的该ESEW层、该牺牲层及该通道层图案化一鳍片。只选择性蚀刻去掉该鳍片的该牺牲层以从该鳍片的该通道层形成一纳米线，同时该鳍片的该ESEW层用来作为蚀刻止挡阻障物以防止在该基板中蚀刻出沟槽。

技术领域

本发明有关于半导体装置及其制法。更特别的是，本发明有关于在栅极环绕(GAA)式MOSFET中形成纳米线通道的各种方法。

背景技术

随着持续微小化以及对于超高密度集成电路的速度及机能的要求递增，现有的平面金属氧化物半导体场效晶体管(MOSFET)面对以下议题的挑战，例如栅极氧化物厚度的缩放，以及栅极对于通道区的静电控制。鳍片场效晶体管(FinFET)已通过使栅极包缠鳍片形通道的三边而表现出对于平面栅极MOSFET设计的改良控制。

GAA MOSFET类似FinFET，但是对于通道有更大的静电控制潜力，因为栅极电极完全包围通道。在GAA MOSFET中，通道区实质上为纳米线。纳米线通道通常有数十纳米(nm)或更小的厚度(或直径)而且有不受限制的长度。纳米线通道大体水平地悬空且锚定于大得多的GAA MOSFET源极区、漏极区之间。

GAA MOSFET可利用完全相容的CMOS技术制造于块状硅基板上。在 GAA MOSFET中形成通道区的典型制法涉及磊晶成长夹在位于块状基板上方的通道层之间的牺牲层堆叠(磊晶堆叠)。牺牲层与通道层由两种不同的材料构成，使得选择性蚀刻可移除牺牲层。

例如，磊晶堆叠可由交替的硅(Si)层、硅锗(SiGe)层形成，其中硅层为牺牲层而硅锗层为通道层。然后，通过选择性蚀刻(例如，经由湿蚀刻制程，例如TMAH)可移除硅层，由于牺牲层及基板的构成材料类似，这也会使沟槽非故意地凹入块状基板。硅锗层随后可形成为悬在沟槽上方的纳米线通道。然后，在SiGe纳米线通道周围和基板的凹下沟槽上方设置薄栅极电介质。在电介质上方设置金属以形成GAA MOSFET的金属栅极电极。

不过，问题在于难以控制在纳米线通道下的凹下沟槽的非故意蚀刻。此不受控制的蚀刻导致各个沟槽的差异和沟槽底部的非所欲粗糙度，这可能有害地影响装置效能。另外，薄栅极电介质沉积未必充分地隔离金属栅极与基板，这可能导致由电极至基板的栅极电介质的短路。

因此，亟须一种用于在GAA MOSFET中形成纳米线通道的方法，它在移除牺牲层期间提供蚀刻制程的更好控制以及形成很少或不形成沟槽。此外，亟须一种用于纳米线通道的方法，它可防止栅极电介质的电气短路。

发明内容

本发明通过提供一种GAA MOSFET及其制法提供优于先前技术的优点及替代方案，其中该MOSFET包括设置于基板上方的蚀刻止挡-电阱 (ESEW)层。在制作该MOSFET时，该ESEW层用来作为一蚀刻止挡阻障物以在任何牺牲层的蚀刻移除制程期间防止在该基板中蚀刻出沟槽。另外，通过在ESEW层与基板的共同边界处提供附加的p-n或n-p阻障物，该ESEW层提供一电性阻障物防止越过该栅极电介质的潜在短路。