[发明专利]内存控制电路及其方法

摘要

一种内存控制电路及其方法。内存控制方法包括：传送第一频率至串行外围接口NOR型闪存；传输一读取指令至该串行外围接口NOR型闪存；等待一读取等待时间，其中该读取等待时间是与该串行外围接口NOR型闪存的规格及该第一频率的周期有关；等待一延迟时间，其中该延迟时间是与一延迟设定值及一第二频率的周期有关，该第一频率不等于该第二频率；接收该串行外围接口NOR型闪存所回传的一读取数据；以及依据该读取数据是否正确调整该延迟时间。本发明提升串行外围接口NOR型闪存的读取操作的稳定度，而且具有电路简单及可弹性调整等优点。

主权项

1.一种内存控制电路，用来控制一串行外围接口NOR型闪存，该串行外围接口NOR型闪存根据一第一频率动作，该内存控制电路包括：

一接口控制单元，用来接收一第二频率；

一序列控制单元，耦接该接口控制单元且根据该第二频率动作，用来传送该第一频率及一读取指令至该串行外围接口NOR型闪存，并且接收一读取数据；以及

一数据控制单元，耦接该接口控制单元及该序列控制单元，用来根据一延迟设定值控制该序列控制单元于接收该读取数据前等待一预设时间；

其中，该预设时间包含一延迟时间及该串行外围接口NOR型闪存所要求的一读取等待时间，该读取等待时间为该第一频率的周期的倍数，该延迟时间为该第二频率的周期的倍数，且该第一频率不等于该第二频率。

2.如权利要求1所述的内存控制电路，其中该第二频率的频率是该第一频率的频率的N倍，N为大于等于二的整数。

3.如权利要求2所述的内存控制电路，其中该第一频率是由外部提供，或由该接口控制单元根据该第二频率产生。

4.如权利要求1所述的内存控制电路，其中该接口控制单元还接收一预期读取数据长度，该数据控制单元是根据该预期读取数据长度判断该读取数据是否已接收完毕。

5.一种内存控制方法，用来控制一串行外围接口NOR型闪存，该串行外围接口NOR型闪存根据一第一频率动作，该方法包括：

接收一第二频率；

传送该第一频率及一读取指令至该串行外围接口NOR型闪存；

在接收一读取数据前，根据一延迟设定值等待一预设时间；以及

接收该读取数据；

其中，该预设时间包含一延迟时间及该串行外围接口NOR型闪存所要求之一读取等待时间，该读取等待时间为该第一频率的周期的倍数，该延迟时间为该第二频率的周期的倍数，该第一频率不等于该第二频率。

6.如权利要求5所述的方法，还包括：

根据该第二频率产生该第一频率，其中该第二频率的频率是该第一频率的频率的N倍，N为大于等于二的整数。

7.如权利要求5所述的方法，还包括：

根据一预期读取数据长度判断该读取数据是否已接收完毕。

8.一种内存控制方法，用来控制一串行外围接口NOR型闪存，该串行外围接口NOR型闪存根据一第一频率动作，该方法包括：

传送该第一频率至该串行外围接口NOR型闪存；

传输一读取指令至该串行外围接口NOR型闪存；

等待一读取等待时间，其中该读取等待时间是与该串行外围接口NOR型闪存的规格及该第一频率的周期有关；

等待一延迟时间，其中该延迟时间是与一延迟设定值及一第二频率的周期有关，该第一频率不等于该第二频率；

接收该串行外围接口NOR型闪存所回传的一读取数据；以及

调整该延迟时间。

9.如权利要求8所述的方法，还包括：

根据该第二频率产生该第一频率，其中该第二频率的频率是该第一频率的频率的N倍，N为大于等于二的整数。

10.如权利要求8所述的方法，还包括：

接收一预期读取数据长度；以及

根据该预期读取数据长度判断该读取数据是否已接收完毕。