[发明专利]使用绝缘体上硅类型技术的特别用于高压的MOS晶体管结构

摘要

使用绝缘体上硅类型衬底形成的一种集成电路，其中所述衬底包括载体衬底以及载体衬底上部上的掩埋绝缘层和半导体薄膜堆叠。无堆叠的第一区域使包括堆叠的第二区域与也包括堆叠的第三区域分离。MOS晶体管具有通过第二区域中的掩埋绝缘层的部分形成的栅极介电区域，以及通过第二区域中的半导体薄膜的部分形成的栅极区域。载体衬底包含位于第一区域下方的掺杂区域，其形成MOS晶体管的源极区域和漏极区域的至少一部分。

主权项

一种集成电路，包括：绝缘体上硅类型衬底，包括载体衬底以及在所述载体衬底的上部上的掩埋绝缘层和半导体薄膜的堆叠；第一区域，其中所述堆叠被移除，使得包括所述堆叠的第二区域与也包括所述堆叠的第三区域分离；以及MOS晶体管，具有由在所述第二区域中的所述堆叠的所述掩埋绝缘层的部分形成的栅极介电区域，以及具有由在所述第二区域中的所述堆叠的半导体薄膜的部分形成的栅极区域，并且其中所述MOS晶体管的源极区域和漏极区域的至少部分设置在所述载体衬底内部。