[发明专利]处理器间共享内存实现方法在审
| 申请号： | 201610988419.1 | 申请日： | 2016-11-10 |
| 公开（公告）号： | CN108073544A | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 张颖 | 申请（专利权）人： | 张颖 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 113000 辽宁省抚*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及处理器间共享内存实现方法，根据选定使用的处理器准备相应的单处理器条件下的设计方案；基于上述处理器设计方案进行扩展，将多个单个处理器系统合并为一个含有多个处理器的系统；可编程逻辑IC根据上述独立内存和共享内存对应的地址范围，切换选择使用处理器对应的独立内存或是共享内存；当处理器需要访问共享内存时，通过检查GPIO引脚的电平高低来判断共享内存是否已被占用；本发明方法提高了多个处理器间的通信速度，提高了多个处理器间的数据传输效率，且简化了共享数据的操作流程。 | ||
| 搜索关键词： | 处理器 共享内存 独立内存 访问共享内存 数据传输效率 处理器设计 单个处理器 可编程逻辑 操作流程 单处理器 共享数据 系统合并 通信 检查 | ||
【主权项】：
1.处理器间共享内存实现方法，其特征在于包括以下步骤：根据选定使用的处理器准备相应的单处理器条件下的设计方案，以保证此设计在单处理条件下正常运行；基于上述处理器设计方案进行扩展，通过添加一个可编程逻辑IC和一个共享内存，将多个单个处理器系统合并为一个含有多个处理器的系统；每个处理器对应一个独立内存，使用从处理器内存起始地址开始至内存起始地址加上独立内存容量结束这一范围的地址访问独立内存；所有处理器共用一个共享内存，使用从处理器内存起始地址加上独立内存容量开始至处理器内存起始地址加上独立内存容量再加上共享内存容量结束这一范围的地址访问共享内存；可编程逻辑IC根据上述地址范围，切换选择使用处理器对应的独立内存或是共享内存；当处理器需要访问共享内存时，通过检查一个选取的GPIO引脚的电平高低来判断共享内存是否已被占用，如果没被占用，则改变GPIO引脚电平状态后再对共享内存进行操作，操作结束后，处理器恢复GPIO引脚的默认电平;通过添加一个可编程逻辑IC和一个共享内存，将多个单个处理器系统合并为一个含有多个处理器的系统为：添加一个可定制的可编程逻辑IC；将可编程逻辑IC插入到处理器于内存之间，即可编程逻辑IC与每一个处理器和内存相连，处理器与内存不再直接相连；添加一个容量为Ss 的共享内存Rs 连接至可编程逻辑IC，要求S+Ss 不能超过Smax ；从每个处理器Pi 上选取一个GPIO引脚Gi ，将上述GPIO引脚连接至同一个网络，要求默认上拉；经过上述扩展，将n个单个处理器系统合并为1个含有n个处理器的系统。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于张颖，未经张颖许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610988419.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种8051处理器实现多核互联SOC
- 下一篇：一种多处理器通信装置及方法
- 同类专利
- 用于高性能认证加密的硬件加速器和方法-201910155033.6
- V.苏雷什;S.马修;S.萨特帕蒂;V.戈帕尔 - 英特尔公司
- 2019-03-01 - 2019-10-18 - G06F15/167
- 本发明涉及用于高性能认证加密的硬件加速器和方法。硬件加速器可以包括：要存储一轮加密操作的输入向量的向量寄存器；电路，包括：第一数据路径，其包括第一模加法器以及第二模加法器，以及第二数据路径，其包括第一逻辑异或电路、第一旋转电路、第二逻辑异或电路、以及第二旋转电路；以及控制电路，其要使第一数据路径的第一模加法器和第二模加法器以及第二数据路径的第一逻辑异或电路、第二逻辑异或电路、第一旋转电路和第二旋转电路根据一个或多个控制值来执行该轮的一部分，并且将针对部分的来自第一数据路径的第一结果和针对部分的来自第二数据路径的第二结果存储到向量寄存器中。
- 共享存储数据的处理器和芯片-201510073683.8
- 虞志益;俞政;于学球 - 华为技术有限公司;复旦大学
- 2015-02-12 - 2019-10-01 - G06F15/167
- 本发明实施例提供了一种共享存储数据的处理器和芯片。该处理器包括共享存储单元、控制器、第一簇和第二簇。其中，第一簇包括第一处理器核，第二簇包括第二处理器核。共享存储单元位于所述第一簇和所述第二簇之间，且能够与第一处理器核或第二处理器核通过总线连接，控制器与第一处理器核和第二处理器核通过总线连接，控制器用于控制第一处理器核将第一处理器核生成的数据写入所述共享存储单元，共享存储单元用于存储第一处理器核生成的数据，控制器还用于控制第二处理器核读取共享存储单元存储的第一处理器核生成的数据。本发明实施例通过增加共享存储单元和控制器，能够缩短簇间访问存储器中的数据的时间。
- 处理器系统以及多处理器系统-201780086668.4
- 北村俊明;持山贵司 - 奥斯卡科技株式会社
- 2017-02-16 - 2019-10-01 - G06F15/167
- 本发明提供一种处理器系统。该处理器系统具备能够在抑制标志检查的开销的同时缩短直到标志检查后续的任务的执行为止的待机时间的任务执行部。处理器系统(200)具备一个任务执行部(220)、其他任务执行部(250)以及具备控制部(232)和标志区域(234)的标志存储部(230)。在标志区域(234)中存储的标志信息不满足规定的条件时，一个任务执行部(220)向控制部(232)输出表示正在监视所述标志信息的信号，并且保留对标志信息的访问。控制部(232)监视其他任务执行部(250)有无对标志信息进行访问，在对标志信息进行了访问时，对一个任务执行部(220)输出指示，该指示用于解除对标志信息的访问的保留。
- 共享资源访问方法和装置-201310311081.2
- 彭亮 - 南京中兴软件有限责任公司
- 2013-07-23 - 2019-08-27 - G06F15/167
- 本发明提供了一种共享资源访问方法和装置。涉及计算机应用领域；解决了缺乏适合的共享设备访问冲突处理方式的问题。该方法包括：资源锁接收访问共享资源的请求；所述资源锁读取该资源锁中所述共享资源对应的指定位置的值；所述资源锁根据所述指定位置的值，判定当前所述共享资源是否被占用。本发明提供的技术方案适用于SOC系统中，实现了高效率高可靠性的共享资源管理。
- 一种CPU与协处理器间的数据传输方法和装置-201210532292.4
- 欧阳剑;王勇 - 百度在线网络技术(北京)有限公司
- 2012-12-11 - 2019-08-27 - G06F15/167
- 本发明提供了一种CPU与协处理器间的数据传输方法和装置，其中方法包括：根据CPU生成的N个线程并行对N个协处理器的数据传输进行控制，所述N为大于或等于2的整数；所述控制包括：协处理器接收CPU以切片形式发送的数据；或者，协处理器接收并存储CPU或上一协处理器发送来的当前时刻的数据切片的同时，发送已存储的上一时刻的数据切片至下一协处理器。本发明能够充分利用各个协处理器与CPU之间的总线，以及各个协处理器之间的总线，能够提高CPU将数据传送至多个协处理器时以及协处理器将数据传输至其余多个协处理器时的数据传输效率。
- 共享物理内存的多处理器通信系统及其通信方法-201710207715.8
- 唐红飞 - 三星半导体（中国）研究开发有限公司;三星电子株式会社
- 2014-12-05 - 2019-08-13 - G06F15/167
- 提供一种共享物理内存的多处理器通信系统及其通信方法，所述多处理器通信系统包括：多个处理器，其中，所述多个处理器互相发送和接收数据；物理内存，被划分为多个物理内存块，使得每个处理器具有一专用物理内存块；其中，所述多个处理器中的将发送数据的发送处理器将数据发送到所述多个处理器中的将接收数据的接收处理器的专用物理内存块，并且，所述接收处理器从它的专用物理内存块读取所述数据。根据所述多处理器通信系统及其通信方法，多个处理器互相传递数据时，可减少内存空间的占用，提高内存的使用效率，从而提高数据的传输速度。
- 一种面向多核处理器的远程任务函数调用方法-201610187435.0
- 李红;杨国青;姜俊;刘继周;吴朝晖 - 浙江大学
- 2016-03-29 - 2019-08-06 - G06F15/167
- 本发明公开了一种面向多核处理器的远程任务函数调用方法，其为每个核分配了一块称为“邮箱”可供其他核心访问读取数据的内存空间，每个核可在属于自己以及其他核的“邮箱”空间中进行读操作与写操作，通过资源互斥锁避免“邮箱”空间的竞争读写访问。当报文已被写入目标“邮箱”空间后，远程调用发起核会通过发起核间中断的方式通知目标核有新的报文到达，目标核转入核间中断处理函数去解析报文中的函数调用索引值，并根据函数参数以及相关信息调用具体本地函数，完成函数的远程调用过程。由此，本发明能够满足实时操作系统对远程核数调用实时性，高效率的要求，降低了以往远程核数调用所带来的复杂性问题。
- 一种异构器件内存通信的方法-201810058949.5
- 赵彩云;赵建立 - 普天信息技术有限公司
- 2018-01-22 - 2019-07-30 - G06F15/167
- 本申请提供了一种异构器件内存通信的方法，该方法包括：发送端发送消息时，将待发送消息的消息体写入到所述数据环中；在控制环中更新写入数据环中的消息体对应的首地址和长度，并更新所述头结构中的写索引；接收端接收消息时，根据所述读索引在所述控制环中对应的首地址以及对应长度，将所述数据环中对应的消息体读取到本地，并更新所述头结构中的读索引。该方法能够提高了异构器件间通信的可靠性。
- 设备认证-201811581492.2
- Y-Y·陈;W·S·波维尔托斯基;S·瓦拉达拉扬;D·J·哈里曼 - 英特尔公司
- 2018-12-24 - 2019-07-30 - G06F15/167
- 一种设备包括微控制器、包括用于存储私钥的安全存储器的存储器、一组寄存器和认证引擎。该组寄存器包括写邮箱寄存器和读邮箱寄存器，并且主机系统将消息数据写入写邮箱寄存器。消息数据包括质询请求的至少一部分，并且所述质询请求包括所述主机系统对设备的真实性的质询。认证引擎生成对质询的响应，其中响应包括用于标识设备的属性的数据和使用私钥生成的签名。认证引擎使得所述响应的至少一部分被写入主机系统读取的所述读邮箱寄存器。
- 基于异构多核的气象海洋资料处理算法硬件化系统及方法-201910181796.8
- 胡友彬;杨全胜;黎鑫;徐言;江仲鸣;莫欣谓;史纬恒;王飞 - 胡友彬
- 2019-03-11 - 2019-07-30 - G06F15/167
- 本发明涉及气象数据处理技术领域，尤其为基于异构多核的气象海洋资料处理算法硬件化系统及方法，包括气象报文资料处理模块、第一共享内存区域、第二共享内存区域、快速运算单元、DMA控制程序、数据库以及微服务器。所述数据库的内部存储大量的气象海洋资料以及云图库，实现数据共享，可以对气象海洋资料文件中的数据进行新增、截取、更新以及删除。本基于异构多核的气象海洋资料处理算法硬件化系统及方法结合微服务器、FPGA多核并行运算和分布式共享存储系统的异构多核微服务器提高系统的性能、功耗、成本、设计以及灵活性，卫星云图检索系统特征提取的加速效果迅速，处理图片的效率高，从而使得气象海洋资料处理算法硬件化处理速度快。
- 数据访问控制方法及节点控制器-201510860073.2
- 韩毅宏 - 大唐移动通信设备有限公司
- 2015-11-30 - 2019-07-30 - G06F15/167
- 本发明提供了一种数据访问控制方法及节点控制器，该方法包括：第一节点控制器在接收到第一节点发送的访问某一数据的访问请求时，根据访问请求获取待访问数据的数据属性；第一节点控制器根据该待访问数据的数据属性确定该访问请求的处理方式：当该待访问数据为私有数据时，第一节点控制器向第一节点所在处理器的存储控制器发送访问该数据的访问请求，以请求存储控制器协助完成该数据的访问过程；当该待访问数据为共享数据时，第一节点控制器向第一节点的主节点发送访问该数据的访问请求，以请求第一节点的主节点协助完成该数据的访问过程。本发明对于异构多核处理器能够有效节省不必要的处理过程，提高数据访问效率。
- 共享存储并发访问处理方法及装置-201410526653.3
- 张丰举 - 深圳市中兴微电子技术有限公司
- 2014-09-30 - 2019-07-19 - G06F15/167
- 本发明公开了一种共享存储并发访问处理方法，所述方法包括：对于各个访问接口上的访问队列，从任意一个或多个所述访问队列任意选择未完成的存储访问，所选择的存储访问之间不存在Bank冲突；对所选择的存储访问并行译码，并传输给各自对应的Bank。相应的，本发明还公开了一种共享存储并发访问处理装置，能够更加有效的规避访问冲突和充分利用接口带宽，且基本不受访问方式的影响。
- 基于FPGA+NPU的高速正则表达式匹配混合系统及方法-201710036627.6
- 苏金树;陈曙晖;赵宝康;徐成成;王小峰;王飞;张博锋;孙一品 - 中国人民解放军国防科学技术大学
- 2017-01-18 - 2019-06-18 - G06F15/167
- 本发明提出了一种基于FPGA+NPU的高速正则表达式匹配混合系统及方法，该系统主要由现场可编程门阵列FPGA芯片和多核网络处理器NPU组成。在FPGA上实现多个并行的硬件匹配引擎，在NPU上实例化多个软件匹配引擎，硬件引擎和软件引擎以流水的方式工作。同时，利用FPGA片上高速的RAM和片外DDR3 SDRAM存储器构建两级存储架构。第二步、编译正则表达式规则集、生成混合自动机。第三步、对混合自动机的状态表项进行配置。第四步、网络报文处理。该发明大大提升复杂规则集条件下的匹配性能，解决在复杂规则集下性能低的问题。
- 一种服务器的运算管理架构及服务器-201910145782.0
- 吕孟桓 - 苏州浪潮智能科技有限公司
- 2019-02-27 - 2019-06-14 - G06F15/167
- 本发明公开了一种服务器的运算管理架构及服务器，包括：Flash存储器，用于在第一预留存储空间中存储BMC所需的第一编码信息，并在第二预留存储空间中存储PCH所需的第二编码信息；与Flash存储器连接的BMC，用于当需要读取第一编码信息时，根据第一预留存储空间的地址读取第一编码信息；当不需要读取第一编码信息时，将Flash存储器的读取权转交至PCH；与Flash存储器连接的PCH，用于当需要读取第二编码信息且拥有读取权时，根据第二预留存储空间的地址读取第二编码信息。可见，本申请在开发每个服务器计算板时，只需要设计一个Flash存储器，不仅节约了成本，而且节省了服务器计算板上的空间。
- 一种火箭飞行数据处理方法、装置-201910140588.3
- 程越巍;张伟;舒畅;马超;张晓飞;刘志方;闫浩正;彭偲;黄侃;鄢爽平;郝文倩;郭慧婷;戴龙鹏;商家宁 - 重庆零壹空间航天科技有限公司
- 2019-02-26 - 2019-06-07 - G06F15/167
- 本申请公开了一种火箭飞行数据处理方法，方法包括以下步骤：以第一设定时间间隔接收惯组数据，惯组数据包括火箭的加速度信息和角速度信息；根据惯组数据进行捷联解算，得到火箭的最新导航数据；获取数据库中的现存导航数据的第一标志，第一标志用于标记现存导航数据的读取状态；现存导航数据设有第二标志，用于标记其更新状态；响应于第一标志为未读取状态时，将现存导航数据的第二标志设置为更新中，将最新导航数据替换掉现存导航数据后，将第二标志设置为更新好。本申请减少通讯总线的使用数量，达到简化系统组成及降低系统成本的目的；两个处理器通过共享内存进行数据交互，并通过设置第一标志和第二标志，进行数据流控制，避免读写冲突。
- 多处理器系统中的通信禁用-201610565613.9
- M·B·多尔;C·S·多比斯;M·B·索尔卡;M·R·特罗西诺;D·A·吉布森 - 相干逻辑公司
- 2011-10-14 - 2019-06-04 - G06F15/167
- 本申请涉及多处理器系统中的通信禁用。更具体而言，涉及禁用多处理器结构中的通信。多处理器结构包括多个处理器和多个通信元件，并且，多个通信元件中的每一个通信元件包括存储器。可对于多处理器结构接收配置，该配置规定禁用以下中的一个或更多个之间的通信路径：一个或更多个处理器和一个或更多个通信元件；一个或更多个处理器和一个或更多个其它的处理器；或一个或更多个通信元件和一个或更多个其它的通信元件。因此，可自动地在硬件中配置多处理器结构，以禁用由配置规定的通信路径。可以操作多处理器结构，以根据配置执行软件应用。
- 一种交叉开关及其创建方法、IP核-201910098911.5
- 邹晓峰;刘同强;周玉龙 - 郑州云海信息技术有限公司
- 2019-01-31 - 2019-05-28 - G06F15/167
- 本申请公开了一种交叉开关及其创建方法、IP核，所述交叉开关包括：基于瓦片式设计原理对高阶非对称交叉开关进行分解后得到的多个子交叉开关；每一子交叉开关包括输入队列、输出队列、交换矩阵和输出仲裁器；其中，所述输入队列中设有信道仲裁器；并且，所述信道仲裁器和所述输出仲裁器均为基于结果的轮询仲裁器；所述信道仲裁器，用于对虚拟信道进行仲裁；所述输出仲裁器，用于根据自身的仲裁结果，并通过输出端口对所述输入队列的输入报文进行选择性输出。本申请在交叉开关的每个子交叉开关中的输出仲裁和虚拟信道仲裁部位上均引入了基于结果的轮询仲裁机制，通过上述方案，能够有效提高核间互联交叉开关的报文转发效率，降低网络延迟。
- 用于在事务中间件机器环境中支持自适应自调整锁定机制的系统和方法-201480078564.5
- 金永顺;申旭刚;张庆生 - 甲骨文国际公司
- 2014-04-30 - 2019-05-17 - G06F15/167
- 系统和方法可以支持事务中间件机器环境中的自适应自调整锁定机制。该系统允许多个进程中的每个进程执行一个或多个测试和设置(TAS)操作，以便获得用于共享存储器中的数据的锁。然后，该系统可以获得当前调整周期的旋转失败率，其中当进程在执行允许的TAS操作的最大轮数之后不能获得锁时，发生旋转失败。此外，该系统可以基于所获得的旋转失败率来自适应地配置下一调整周期的旋转计数，其中旋转计数指定对下一调整周期允许的TAS操作的最大轮数。
- 异构多核处理器的数据交互方法、异构多核处理器和终端-201811633098.9
- 熊友军;杨国平;董浩;赵明国 - 深圳市优必选科技有限公司
- 2018-12-29 - 2019-05-10 - G06F15/167
- 本发明公开了一种异构多核处理器的数据交互方法、异构多核处理器和终端，该异构多核处理器包括具有操作系统的主CPU和至少一裸机从CPU，该方法包括：主CPU周期性执行主从模式或当接收到来自从CPU发送的中断或邮箱消息时，通过设备驱动方式从预设主读从写区读取数据，并将需要更新的数据写入到预设主写从读区；从CPU在接收到来自主CPU发送的中断或邮箱消息时，通过结构体读写方式从预设主写从读区读取并处理所述更新的数据，并将处理后的数据写入预设主读从写区。根据本发明的技术方案，可以避免主CPU与从CPU之间数据交互时的二次缓存，极大地缩短了核间的数据交互时间，还可以保证数据交互的可靠性及完整性等。
- 节点控制器的调度系统及FPGA板卡-201910016868.3
- 王朝辉;王振江;刘同强 - 郑州云海信息技术有限公司
- 2019-01-08 - 2019-05-10 - G06F15/167
- 本发明实施例公开了一种节点控制器的调度系统及FPGA板卡。其中，本地节点控制器的每个连接端口的输入通道包含多个用于缓存相应类型报文数据的虚拟通道，输入通道包含虚拟通道的个数与传输报文的类别数相同；每个虚拟通道具有预设深度的缓存和信用值，信用值作为衡量相应虚拟通道容纳报文数量的标准，且信用值随着相应虚拟通道的报文个数的变化而变化；各远端节点控制器根据各虚拟通道通过连接端口动态反馈的信用值向本地节点控制器发送报文数据；各处理引擎用于对缓存中的报文数据进行调度处理。本申请各虚拟通道相互独立且互不干扰，实现了节点控制器互联的无拥塞调度和节点控制器的路由层无拥塞调度。
- 一种报文处理方法及装置-201610513945.2
- 刘胜旺 - 瑞斯康达科技发展股份有限公司
- 2016-06-30 - 2019-04-19 - G06F15/167
- 本发明公开了一种报文处理方法及装置。该方法，包括：将多个网卡通过DPDK发送的各IP数据报文进行排序，并将排序后的各IP数据报文发送至所述CCK进行处理；接着，将所述CCK发出的对各IP数据报文处理得到的各IPSec报文进行排序，并将排序后的各IPSec报文通过DPDK发送至所述多个网卡。本发明实现了对IP数据报文的排序，以及根据该排序对各所述IP数据报文进行处理，从而保证了IP数据报文处理的有序性。
- 系统LSI以及系统LSI的故障检测方法-201810177821.0
- 大久保直昭;田边淳 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2018-03-05 - 2019-03-22 - G06F15/167
- 一种系统LSI，具备：第1组，包括第1CPU以及第1模块；第2组，包括第2CPU以及与上述第1模块相同构造的第2模块；以及共用存储器，包括在来自上述第1组的访问中被保持缓存一致性的第1区域、以及在来自上述第2组的访问中被保持缓存一致性的第2区域，上述共用存储器与上述第1组以及上述第2组电连接，上述第1组具有在上述第1CPU与上述第1模块之间保持缓存一致性的第1母线、以及将上述第1母线与上述第1模块电连接的第2母线，上述第2组具有在上述第2CPU与上述第2模块之间保持缓存一致性的第3母线、以及将上述第3母线与上述第2模块电连接的第4母线。
- 利用共享存储器传递混合消息的方法-201410129531.0
- B·T·奥基平蒂;K·R·库琴斯基;E·D·比勒 - 通用电气航空系统有限责任公司
- 2014-01-25 - 2019-03-08 - G06F15/167
- 一种利用共享存储器传递混合消息的方法。一种在单一的计算环境中至少两个协处理器之间传输数据的方法(10)，其中所述协处理器中的一个是发送处理器以及所述协处理器中的另一个是接收处理器，并且所述单一的计算环境包括可由所述协处理器访问的存储器，该存储器除其它事项外包括：在该发送处理器中确定要传输的数据的大小(14)，将该数据附连到消息(15)，并如果该数据的大小小于或等于预定的阈值(36)则将该消息发送到接收处理器(30)，以及如果该数据的大小大于预定的阈值(34)则将指向所述存储器中的数据的位置的指针发送到接收处理器(24，30)。
- 一种数据处理方法和装置-201210379871.X
- 石欣琢 - 中兴通讯股份有限公司
- 2012-10-09 - 2019-02-15 - G06F15/167
- 本发明提供一种数据处理方法和装置，该方法包括：接收到数据总线输入的数据后，根据该数据的去向指示和数据有效位段指示，将所述数据总线输入的数据写入上行侧共享缓存中；按照固定时隙顺序轮询所述上行侧共享缓存，将所述上行侧共享缓存中的数据读出，输出到对应的各个通道中。本发明可以使其在可靠的实现数据的缓存和位宽转换的同时，能有效的节省缓存资源，降低面积及时序上的压力，提升缓存利用率。
- 一种基于GPU访存特性的异构多核架构缓存管理方法-201610567040.3
- 方娟;郝晓婷;范清文;刘士建 - 北京工业大学
- 2016-07-19 - 2019-02-12 - G06F15/167
- 本发明公开一种基于GPU访存特性的异构多核架构缓存管理方法，首先进行消息的区分，对来自CPU和GPU核心L1 Cache的不同消息进行不同的处理；如果GPU L1 Cache请求的数据块在L2 Cache中，直接读取该数据块返回给GPU L1 Cache；如果请求的数据块不在L2 Cache中，但L2 Cache中有空闲，则从MEMORY中读取数据写入到L2 Cache中，并将数据返回给GPU L1 Cache；如果请求的数据块不在L2 Cache中，且L2 Cache中没有空闲，则直接发送请求消息给MEMORY，从MEMORY中读取消息，返回给GPU L1 Cache，并将该数据写入相应L1 Cache。本发明的方法减少了GPU应用程序所需数据在L2 Cache中的替换，将多余的空间留给CPU程序使用，提升了CPU应用程序的性能，从而提升异构多核系统的整体性能。
- 数据共享系统及其数据共享方法-201710497394.X
- 不公告发明人 - 上海寒武纪信息科技有限公司
- 2017-06-26 - 2019-01-01 - G06F15/167
- 一种数据共享系统，包括存储模块和至少两个处理模块，其中：至少两个处理模块共用存储模块；至少两个处理模块之间进行通信，以实现数据共享。以及一种数据共享系统的数据共享方法。本公开可降低存储通信的开销，有效降低数据访问的延时。
- 共享存储系统与基于共享存储系统的待执行程序读写方法-201810860250.0
- 袁涛;高劲松;赵修齐 - 湖南国科微电子股份有限公司
- 2018-08-01 - 2018-12-28 - G06F15/167
- 本发明提供了一种共享存储系统与基于共享存储系统的待执行程序读写方法，涉及集成电路领域。共享存储装置与基于共享存储装置的待执行程序读写方法在存储时可以分别在第一存储器、第二存储器分别存储第一嵌入式处理器和第二嵌入式处理器可以分别在不同的存储空间读取的可执行程序，实现了共享存储，在运行时，第一嵌入式处理器、第二嵌入式处理器分别读取位于对应的不同的存储空间内存储的待执行程序即可正常运行，导航定位芯片不需要外接存储芯片、外接存储芯片的控制器以及其他元器件，整体应用成本和设计方案的成本低，并且存储数据不容易被修改，安全性很高。
- 一种临近空间艇载计算机多CPU系统自适应重构方法-201610475340.9
- 吕达;颜坤;汪青 - 北京临近空间飞艇技术开发有限公司
- 2016-06-24 - 2018-12-28 - G06F15/167
- 本发明提供了一种临近空间艇载计算机多CPU系统自适应重构方法，所述多CPU系统包括两个相同的分系统：主用分系统和备份分系统；所述主用分系统包括：中央处理单元A0、RS422接口单元A1和1553B扩展单元A2；所述备份分系统包括：中央处理单元B0、RS422接口单元B1和1553B扩展单元B2；所述方法包括：步骤1)临近空间艇载计算机多CPU系统的主用分系统和备份分系统的各个单元建立通信连接；步骤2)利用CPU间的消息邮箱和共享内存，在主用分系统内部、备份分系统内部及主备分系统之间采用看门狗和心跳相结合的方式，检测各分系统的单元故障，建立健康矩阵；步骤3)基于主用分系统的各单元的优先级高的原则，基于步骤2)的健康矩阵对多CPU系统的主用系统进行重构。
- 多操作系统间的通讯方法、装置、电子设备和存储介质-201710937009.9
- 蒋超 - 北京猎户星空科技有限公司
- 2017-10-10 - 2018-12-04 - G06F15/167
- 本发明实施例提供了一种多操作系统间的通讯方法、装置、电子设备及可读存储介质。其中，该通讯方法应用于多核处理器，多核处理器的第一部分核心单元用于运行第一操作系统，多核处理器的第二部分核心单元用于运行第二操作系统，第一部分核心单元和第二部分核心单元均与一共享存储区相连；该通讯方法包括：第一部分核心单元将第一操作系统的任务数据写入共享存储区中；第二部分核心单元从共享存储区中读取任务数据。本发明实施例通过采取该技术方案，解决了如何提高多操作系统间通讯效率的技术问题，能够同时处理计算量大且需要在规定的时间内完成的任务，提高了多操作系统间通讯的效率，还节省了成本。
- 一种提升多核处理器的信息管理方法-201810395347.9
- 谢享奇;李庭育;魏智汎;洪振洲 - 江苏华存电子科技有限公司
- 2018-04-27 - 2018-11-16 - G06F15/167
- 本发明公开了一种提升多核处理器的信息管理方法，包括主中央处理器共享内存的配置和副中央处理器共享内存的配置，主中央处理器拥有第一块低时间延迟共享内存的写入权限与第二块低时间延迟共享内存的读取权限。反之副中央处理器拥有第二块低时间延迟共享内存的写入权限与第一块低时间延迟共享内存的读取权限。低时间延迟共享内存包含标签码提供内存的型态为写入信息、反馈信息、信息长度、命令码、系统定时器、通用异步收发数据等各种类别，本发明提供一块或多块共享内存能让主中央处理器与副中央处理器都能直接控制或读取，在最小的时间延迟下让多核处理器能同步发送与读取信息也提供副中央处理器能反向主导信息处理并请主中央处理器协助处理。
- 专利分类
