[发明专利]一种LDPC编码器有效
| 申请号： | 201610905169.0 | 申请日： | 2016-10-17 |
| 公开（公告）号： | CN107959501B | 公开（公告）日： | 2021-06-29 |
| 发明（设计）人： | 张文军;董庆龙;管云峰 | 申请（专利权）人： | 上海数字电视国家工程研究中心有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 200125 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种LDPC编码器，包括：编码存储器，存储设定的LDPC编码矩阵和LDPC码表；设置N个随机存储器RAM；存储控制器，用于并行对N个RAM做读写控制；运算器，用于对对编码码字中的信息比特部分与LDPC编码矩阵进行运算；延迟模块表示对输入的信息比特部分进行必要延迟，用于所生成的校验比特部分能与信息比特部分连续输出；拼接模块用于将信息比特部分与校验比特部分进行拼接后输出，其中，运算器所得运算结果寄存于编码存储器，该编码存储器的数量由以所述编码矩阵的最大列重N来确定，本发明能使LDPC编码器的存储空间尽可能小，又不至于使设计难度太大，还能兼顾到不同码字的通用性。 | ||
| 搜索关键词： | 一种 ldpc 编码器 | ||
【主权项】：
一种LDPC编码器，包括：编码存储器，存储设定的LDPC编码矩阵和LDPC码表；设置N个随机存储器RAM；存储控制器，用于并行对N个RAM做读写控制；运算器，用于对对编码码字中的信息比特部分与LDPC编码矩阵进行运算；延迟模块表示对输入的信息比特部分进行必要延迟，用于所生成的校验比特部分能与信息比特部分连续输出；拼接模块用于将信息比特部分与校验比特部分进行拼接后输出，其中，运算器所得运算结果寄存于编码存储器，该编码存储器的数量由以所述编码矩阵的最大列重N来确定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海数字电视国家工程研究中心有限公司，未经上海数字电视国家工程研究中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610905169.0/，转载请声明来源钻瓜专利网。
- 上一篇：LDPC编码器的构造方法
- 下一篇：一种LDPC编码方法
- 同类专利
- 专利分类
