[发明专利]一种LDPC编码器

权利要求书

1.一种LDPC编码器，包括：

编码存储器，存储设定的LDPC编码矩阵和LDPC码表；

设置N个随机存储器RAM；

存储控制器，用于并行对N个RAM做读写控制；

运算器，用于对对编码码字中的信息比特部分与LDPC编码矩阵进行运算；

延迟模块表示对输入的信息比特部分进行必要延迟，用于所生成的校验比特部分能与信息比特部分连续输出；

拼接模块用于将信息比特部分与校验比特部分进行拼接后输出，

其中，运算器所得运算结果寄存于编码存储器，该编码存储器的数量由以所述编码矩阵的最大列重N来确定；

其中，所述LDPC码表由i行地址信息组成，该地址信息给出LDPC编码矩阵第(i-1)*L+1列中1的位置索引。

2.如权利要求1所述的LDPC编码器，其特征是，

其中，编码码字中的信息比特部分与LDPC编码矩阵中地址数据进行运算,包括以下步骤：

将串行输入的信息比特部分与编码矩阵的每一列的列矩阵信息分别依次进行运算；

初始化编码存储器RAM，对所有信息比特部分完成运算得到校验位运算中间结果，用于输出校验比特部分。

3.如权利要求2所述的LDPC编码器，其特征是，

其中，设计所述LDPC编码矩阵，包括：

所述编码矩阵以L列为单位，分为若干个子列矩阵；

子列矩阵中第一列矩阵信息由LDPC码表给出，后续相邻列矩阵信息由第一列矩阵信息通过预设推算方式得出。

4.如权利要求3所述的LDPC编码器，其特征是，

其中，预设推算方式为：

An为从码表读出的第1列矩阵信息；

Am为由An推算得出的后续相邻列中列矩阵信息即“1”的位置索引；

M为检验比特部分长度；

L为所述编码矩阵中子矩阵的大小即所述子列矩阵的预定列长度；

m是子列矩阵中列序号减1，即m＝1，…，L-1；

可得：Am＝(An+m*M/L)mod(M)。

5.如权利要求2所述的LDPC编码器，其特征是，

其中，信息比特部分和列矩阵信息做运算方式为模2加。

6.如权利要求2所述的LDPC编码器，其特征是，

其中，当全部信息比特串行输入完毕后，读取N个校验位运算中间结果与模2加法器的输出结果做模2加运算，其中，模2加法器的初始结果为比特0，从而得到M个校验比特部分。

7.如权利要求3或4或5所述的LDPC编码器，其特征是，

其中，所述编码矩阵中子矩阵的大小L是基于信息比特部分长度K和校验比特部分长度M、以及所述编码矩阵的大小来确定的。

8.如权利要求1所述的LDPC编码器，其特征是，

其中，所述编码存储器的存储深度为M,宽度为1，该存储深度由所述校验比特部分的长度M确定。