[发明专利]高密度线路芯片封装工艺有效
| 申请号： | 201610871160.2 | 申请日： | 2016-09-30 |
| 公开（公告）号： | CN106409689B | 公开（公告）日： | 2019-11-01 |
| 发明（设计）人： | 林英洪;林永强;胡冠宇 | 申请（专利权）人： | 乐依文半导体（东莞）有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/60;H05K3/18 |
| 代理公司： | 广州三环专利商标代理有限公司 44202 | 代理人： | 张艳美;龙莉苹 |
| 地址： | 523000 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 高密度线路芯片封装工艺，涉及半导体封装工艺技术领域，其包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路，依照外脚的图案在铜基板背面电镀形成外脚电镀层；粘晶通电：粘接晶粒并在晶粒与所述线路的焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层；制作外脚：从铜基板背面蚀刻铜基板，将铜基板的未被外脚电镀层覆盖的部分蚀去，铜基板的被外脚电镀层覆盖的未被蚀去的部分以及外脚电镀层作为外脚。 | ||
| 搜索关键词： | 高密度 线路 芯片 封装 工艺 | ||
【主权项】：
1.高密度线路芯片封装工艺，其特征是，包括以下步骤：电镀：依照芯片的线路的图案在铜基板正面电镀形成电镀层，该电镀层作为所述线路，线路包括导线、焊线焊位和外脚连接位，所述导线一端接所述焊线焊位，另一端接所述外脚连接位，依照外脚的图案在铜基板背面电镀形成外脚电镀层，其中，制作所述电镀层的感光膜上具有所述线路的图案；粘晶通电：粘接晶粒并在晶粒与所述焊线焊位之间焊线以实现电连接；塑封：在铜基板正面注塑形成塑胶保护层；制作外脚：从铜基板背面蚀刻铜基板，将铜基板的未被外脚电镀层覆盖的部分蚀去，铜基板的被外脚电镀层覆盖的未被蚀去的部分以及外脚电镀层作为外脚；制作背面保护层：在芯片背面注塑形成背面保护层，外脚底端从背面保护层露出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于乐依文半导体（东莞）有限公司，未经乐依文半导体（东莞）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610871160.2/，转载请声明来源钻瓜专利网。
- 上一篇：通知消息的屏蔽装置及方法
- 下一篇：垃圾文件的清理装置及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
