[发明专利]半导体器件

摘要

本发明涉及半导体器件。实现了半导体器件的性能的提高。该半导体器件包括耦合晶体管，该耦合晶体管由p沟道MOSFET制成且形成在由p型半导体制成的基底上方的n‑型半导体区域中。耦合晶体管具有作为p型半导体区域的resurf层，并且将低压电路区域耦合到高压电路区域，比供应给低压电路区域的电源电势高的电源电势供应给高压电路区域。半导体器件具有p型半导体区域，该p型半导体区域在平面图中形成在n‑型半导体区域围绕耦合晶体管的部分中。

主权项

一种半导体器件，包括：基底，由p型半导体制成；n型半导体层，形成在所述基底的主表面的第一区域上方；第一栅极绝缘膜，形成在所述半导体层上方；第一栅极电极，形成在所述第一栅极绝缘膜上方；p型第一半导体区域，在平面图中形成在所述半导体层位于所述第一栅极电极在第一方向上的第一侧的部分的上层部分中；p型第二半导体区域，在平面图中形成在所述半导体层位于所述第一栅极电极与所述第一侧相对的侧的部分的上层部分中；p型第三半导体区域，在平面图中形成在所述第二半导体区域位于与所述第一栅极电极相对的部分的上层部分中；p型第四半导体区域，在平面图中形成在所述半导体层围绕所述第一、第二以及第三半导体区域的部分中，以与所述第一、第二以及第三半导体区域隔开；第一电路部分，在平面图中形成在所述基底的所述主表面位于所述第一区域的所述第一侧的第二区域上方；以及第二电路部分，在平面图中形成在所述基底的所述主表面位于所述第一区域与所述第一侧相对的侧的第三区域上方，其中，所述第三半导体区域中的p型杂质浓度高于所述第二半导体区域中的p型杂质浓度，其中，第一电源电势供应给所述第一电路部分，其中，第二电源电势供应给所述第二电路部分，其中，所述第一电源电势高于所述第二电源电势，其中，所述第一栅极电极电耦合到所述第一电路部分，其中，所述第三半导体区域电耦合到所述第二电路部分，并且其中，所述第一栅极绝缘膜、所述第一栅极电极、所述第一半导体区域、所述第二半导体区域以及所述第三半导体区域形成将所述第一和第二电路部分彼此耦合的第一晶体管。