[发明专利]3D全局像素单元及其制备方法

摘要

本发明提供了一种3D全局像素单元及其制备方法，包括竖直方向上排布的感光区域与10T信号存储与读出区域；通过第一电介质层和第二电介质层的连接、第一直接连接结构与第二直接连接结构的连接来实现感光二极管与信号存储与读出电路的互连；通过第一、第二、第三和第四开关管按照一定的时序，将复位开关与传输管分别存储于第一、第二采样电容上，最终实现将曝光时间内获取的信号电压存储于像素单元内一段时间再读出，从而实现整个像素单元阵列的全局快门曝光；本发明可以实现10T信号存储与读出电路与感光二极管的垂直互连，不仅提高了外界与感光二极管的光通路，改善了信号存储电容的光隔离度，而且减小了像素单元所占用的芯片面积。

主权项

1.一种3D全局像素单元的制备方法，其特征在于，包括感光单元区域的制备过程、10T信号存储与读出电路区域的制备过程、以及连接过程；其中，所述感光单元区域的制备过程包括：步骤101：在第一硅衬底层正面沉积第一电介质层；然后，在所述第一电介质层中制备第一直接连接结构和第一通孔；步骤102：对所述第一硅衬底层背面进行减薄；步骤103：向所述第一硅衬底层背面中进行离子注入来制备感光二极管，使得所述感光二极管与所述第一通孔相连接；并且，在所述感光二极管周围制备出隔离沟槽，并且在所述隔离沟槽内填充电介质；步骤104：在完成所述步骤103的所述第一硅衬底层背面沉积抗反射涂层，然后，在所述抗反射涂层上依次形成色彩过滤层和微透镜；所述10T信号存储与读出电路区域的制备过程包括：步骤201：在第二硅衬底层正面形成所述10信号存储与读出电路，并且在所述10T信号存储与读出电路的表面形成第四电介质层，然后，在所述第四电介质层中形成接触孔，在所述第四电介质层和所述接触孔表面形成金属层；步骤202：对所述第二硅衬底层背面进行减薄；步骤203：在所述第二硅衬底层背面依次形成第三电介质层、光遮挡层和第二电介质层；步骤204：在所述10T信号存储与读出电路、所述第二硅衬底层、所述第三电介质层、所述光遮挡层和所述第二电介质层中形成第二通孔；步骤205：在所述第二通孔侧壁形成第五电介质层，并且在所述第二通孔中填充金属；步骤206：在所述第二电介质层中制备第二直接连接结构，并在所述第二直接连接结构中填充金属；所述连接过程包括：将所述感光二极管的第一直接连接结构与所述10T信号存储与读出电路区域的第二直接连接结构相连接，并且将所述感光区域的第一电介质层与所述10T信号存储与读出电路区域的所述第二电介质层相连接；其中，所述10T信号存储与读出电路包括：复位开关，第一采样电容，第二采样电容，传输管，第一源跟随器，预充电管，第一开关管，第二开关管，第三开关管，第四开关管，第二源跟随器，行选择器；所述复位开关的漏极接复位电压，所述复位开关的栅极接像素输入端，所述复位开关的源极接传输管的源极，所述传输管的漏极与感光二极管的阴极相连，所述传输管的栅极与像素单元输入端相连；第一源跟随器的漏极接VDD，所述第一源跟随器的源极与预充电管的漏极相连，所述预充电管的源极接地，所述预充电管的栅极接像素输入端；所述第一源跟随器的源极以及所述预充电管的漏极与所述第一开关管的漏极、所述第二开关管的漏极相连，所述第一开关管的源极与所述第一采样电容的漏极、所述第三开关管的漏极相连，所述第二开关管的源极与所述第一采样电容和所述第四开关管相连，所述第四开关管的源极与所述第三开关管的源极以及所述第二源跟随器的栅极相连，所述第二源跟随器的源极与所述行选择器的漏极相连；所述预充电管的栅极为像素单元输入端，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管的栅极分别与像素单元输入端相连，所述第一采样电容的另一端以及所述第二采样电容的另一端接地；所述第二源跟随器的漏极与VDD相连，所述行选择器的栅极为像素单元输入端，所述行选择器的源极作为整个像素单元的输出端。