[发明专利]基于LTPS半导体薄膜晶体管的GOA电路

摘要

本发明提供的基于LTPS半导体薄膜晶体管的GOA电路，引入了电阻与一时序信号调整第二节点对应的电压的高低电平和频率。采用电阻与第十薄膜晶体管取代现有技术中的第二电容，将电阻的一端接恒压高电位，另一端接第九薄膜晶体管的栅极，第九薄膜晶体管的源极电性连接于时序信号；能够在输出端保持低电平的阶段，使第二节点的电平随着时序信号在高、低电平之间跳变而发生同样的高、低电平跳变，即按一定频率拉低第二节点的电平，有效避免了第二节点长时间处于高电平，防止因第六与第七薄膜晶体管长时间工作引起的阈值电压偏移问题，提升GOA电路的稳定性。

主权项

1.一种基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，包括：级联的多个GOA单元，每一级GOA单元均包括扫描控制模块、输出模块、自举电容以及下拉模块；设n为正整数，除第一级与最后一级GOA单元以外，在第n级GOA单元中：所述扫描控制模块包括：第一薄膜晶体管、第三薄膜晶体管以及第五薄膜晶体管；所述第一薄膜晶体管的栅极电性连接于第一时钟信号，源极电性连接于上一级第n‑1级GOA单元的输出端G(n‑1)，漏极电性连接于第三节点；所述第三薄膜晶体管的栅极电性连接于第三时钟信号，源极电性连接于下一级第n+1级GOA单元的输出端G(n+1)，漏极电性连接于所述第三节点；所述第五薄膜晶体管的栅极电性连接于恒压高电平，源极电性连接于所述第三节点，漏极电性连接于第一节点；所述输出模块包括：第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于所述第一节点，源极电性连接于第二时钟信号，漏极电性连接于输出端G(n)；所述自举电容的一端电性连接于所述第一节点，另一端电性连接于所述输出端G(n)；以及所述下拉模块包括：第四薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及电阻；所述第四薄膜晶体管的栅极电性连接于第四时钟信号，源极电性连接于恒压低电平，漏极电性连接于所述输出端G(n)；所述第六薄膜晶体管的栅极电性连接于第二节点，源极电性连接于所述恒压低电平，漏极电性连接于所述第三节点；所述第七薄膜晶体管的栅极电性连接于所述第二节点，源极电性连接于所述恒压低电平，漏极电性连接于所述输出端G(n)；所述第八薄膜晶体管的栅极电性连接于所述第三节点，源极电性连接于所述恒压低电平，漏极电性连接于所述第二节点；所述第九薄膜晶体管的栅极电性连接于第四节点，源极电性连接于时序信号，漏极电性连接于所述第二节点；所述第十薄膜晶体管的栅极电性连接于所述第三节点，源极电性连接于所述恒压低电平，漏极电性连接于所述第四节点；所述电阻的一端电性连接于所述恒压高电平，另一端电性连接于所述第四节点；其中，在所述输出端G(n)保持低电平的阶段，所述第二节点的电平随着所述时序信号在高、低电平之间跳变而发生同样的高、低电平跳变；所述时序信号对应的占空比为33％或50％的其中之一；所述时序信号的高电平低于或等于所述恒压高电平且高于所述第六薄膜晶体管与所述第七薄膜晶体管的阈值电压；所述时序信号的低电平低于0且高于或等于所述恒压低电平。