[发明专利]低速采样保持电路低温度敏感性低漏电模拟开关

摘要

本发明涉及模拟集成电路设计领域，为使S/H电路能够更好的实现采样与保持功能，提高其采样精确程度，减少模拟开关中由MOS管中PN结反偏漏电流，进而扩大S/H电路的应用范围。本发明采用的技术方案是，低速采样保持电路低温度敏感性低漏电模拟开关，由NMOS管N1～N2，PMOS管P1～P3,自举开关和运算放大器组成，NMOS管N1的漏极与输入端Vin相连，衬底连接到地线上，栅极连接到时钟clk+上；PMOS管P1的源极与NMOS管N1的漏极连接，衬底连接到电源VDD上，栅极连接到时钟clk‑上，漏极与NMOS管N1的源极连接,并设此端点为电势为Vx。本发明主要应用于模拟集成电路设计制造。

主权项

一种低速采样保持电路低温度敏感性低漏电模拟开关，其特征是，由NMOS管N1～N2，PMOS管P1～P3,自举开关和运算放大器组成，NMOS管N1的漏极与输入端Vin相连，衬底连接到地线上，栅极连接到时钟clk+上；PMOS管P1的源极与NMOS管N1的漏极连接，衬底连接到电源VDD上，栅极连接到时钟clk‑上，漏极与NMOS管N1的源极连接,并设此端点为电势为Vx；NMOS管N2的漏极与NMOS管N1的源极相连，衬底连接到地线上，栅极连接到时钟clk+上；PMOS管P2的源极与NMOS管N3的漏极连接，衬底连接到电源VDD上，栅极连接到时钟clk‑上，漏极与NMOS管N2的源极连接；PMOS管P3的源极与P1的漏极相连，衬底与自身的漏极相连；自举开关的一端与P3的栅极相连，另一端与P3的漏极相连，自举开关受时钟clk+控制；运算放大器的正输入端与开关电路的输出端相连，运算放大器的负输入端与运算放大器的输出端相连，运算放大器的输出端与NMOS管N2的源极相连。