[发明专利]存储器系统及非易失性存储器的控制方法有效
| 申请号： | 201610284986.9 | 申请日： | 2016-04-29 |
| 公开（公告）号： | CN106874211B | 公开（公告）日： | 2020-07-14 |
| 发明（设计）人： | 菅野伸一 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G06F12/02 | 分类号： | G06F12/02 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够向主机提供与数据的更新频率相关的信息的存储器系统及非易失性存储器的控制方法。实施方式的存储器系统具备非易失性存储器、及控制器。所述控制器从主机接收包含逻辑块地址的写入命令。所述控制器取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值。所述控制器将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。 | ||
| 搜索关键词： | 存储器 系统 非易失性存储器 控制 方法 | ||
【主权项】：
一种存储器系统，其特征在于：具备非易失性存储器及控制器，所述控制器电连接于所述非易失性存储器，且以如下方式构成，从主机接收包含逻辑块地址的写入命令，取得从向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止由所述主机写入到所述非易失性存储器中的数据的总量、或与向所述逻辑块地址的前次写入到向所述逻辑块地址的本次写入为止的时间经过相关的值，将所述数据的总量、或与所述时间经过相关的值作为对所述接收到的写入命令的响应而通知给所述主机。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610284986.9/，转载请声明来源钻瓜专利网。
