[发明专利]一种上电复位电路

摘要

本发明公开一种上电复位电路，其包括顺次电性连接的偏置电流产生模块、上电复位模块及反馈锁存模块；所述偏置电流产生模块用于产生偏置电流；上电复位模块用于产生上电复位电压信号，其中，上电复位模块包括两个串联开关，通过控制两个串联开关的闭合或断开，来调整偏置电流产生模块产生的偏置电流，进而调整上电复位时间；所述反馈锁存模块用于将上电复位模块产生的上电复位电压信号进行锁存，从而抑制上电阶段电源电压在反相器输入电压VIL～VIH之间的抖动，避免输出的上电复位电压信号出现跳变的情况；该反馈锁存模块还包括两个NMOS管串联组成的反馈支路，通过反馈支路对上电复位电压信号进行反馈，实现加速稳定输出上电复位电压信号。

主权项

上电复位电路，其特征在于：包括顺次电性连接的偏置电流产生模块、上电复位模块及反馈锁存模块；所述偏置电流产生模块用于产生偏置电流；上电复位模块用于产生上电复位电压信号，其中，上电复位模块包括两个串联开关，通过控制两个串联开关的闭合或断开，来调整偏置电流产生模块产生的偏置电流，进而调整上电复位时间；所述反馈锁存模块用于将上电复位模块产生的上电复位电压信号进行锁存，从而抑制上电阶段电源电压在反相器输入电压VIL～VIH之间的抖动，避免输出的上电复位电压信号出现跳变的情况；所述上电复位模块包括第三PMOS管P2、第四PMOS管P3、第五PMOS管P4、第六PMOS管P5、第一开关K0、第二开关K1、第三NMOS管N2、第一电容C0及第二电容C1；所述第三PMOS管P2的源极连接电源电压，第三PMOS管P2的栅极与第一PMOS管P0的栅极、第二PMOS管P1的栅极、第四PMOS管P3的栅极及第五PMOS管P4的栅极连接，第三PMOS管P2的漏极与第四PMOS管P3的源极连接，第四PMOS管P3的漏极与源极通过第一开关K0连接，第四PMOS管P3的漏极与第五PMOS管P4的源极连接，第五PMOS管P4的漏极与源极通过第二开关K1连接，第五PMOS管P4的漏极与第一电容C0的上极板及第三NMOS管N2的栅极连接，第一电容C0的下极板接地，第六PMOS管P5的源极连接电源电压，第六PMOS管P5的栅极与第三PMOS管P2的栅极、第一PMOS管P0的栅极及第二PMOS管P1的栅极连接，第六PMOS管P5的漏极与第三NMOS管N2的漏极及第二电容C1的下极板连接，第三NMOS管N2的栅极与第五PMOS管P4的漏极及第一电容C0的上极板连接，第三NMOS管N2的源极接地，所述第二电容C1的上极板连接电源电压，第二电容C1的下极板与第六PMOS管P5的漏极及第三NMOS管N2的漏极连接。