[发明专利]一种用于脉冲式雷达测试的回波脉冲延迟产生装置

摘要

本发明公开了一种用于脉冲式雷达测试的回波脉冲延迟产生装置，创造性的通过多路移相时钟对脉冲信号进行高速等效插值采样，用多路FIFO存储单元对脉冲信号进行无间断存储；同时，利用插值计数的方法在较低时钟频率下实现了对输入脉冲信号的高精度延迟控制输出，满足了后端测试设备对回波脉冲信号延迟精度的需要。若基本时钟信号频率为fIN，使用锁相环进行M倍频和N路移相，则等效采样速度提高到MNfIN，采样存储的脉冲数据时间分辨率提高MN倍，因此延迟输出的控制精度提高到1/MNfIN。相比较于传统的脉冲信号延迟方法，本发明能够进行脉冲信号固定延迟和可变延迟的高精度控制输出，从而实现高度或距离回波信号的灵活模拟。

主权项

一种用于脉冲式雷达测试的回波脉冲延迟产生装置，基于FPGA构建，包括：计数延迟模块，用于接收设定延迟值，并进行延迟计数，当计数值与设定延迟值相等后，开启产生FIFO存储器的读使能信号；其特征在于，还包括：倍频及移相模块，其使用两级共三个PLL(锁相环)将基准时钟信号进行频率倍频和移相处理即：第一级为一个PLL，用于对基准时钟信号进行倍频及扇出，设置的倍频系数为M，设置两路扇出时钟信号，时钟信号频率为MfIN，相位差为180度，其中，fIN为基准时钟信号的频率；第二级为两个PLL，第一级的PLL扇出的两路时钟信号分别送入第二级的两个PLL，设置两个PLL分别输出N/2路时钟信号，每个PLL输出的每路时钟信号依次移相360/N度，即相邻的两路时钟信号相位差为360/N，这样两个PLL分别输出N/2路时钟信号组合起来，得到了N路具有相同相位差为360/N的时钟信号；N个1Bit位宽的FIFO(First Input First Output,先入先出)存储单元，每一个FIFO存储器单元的读写时钟分别与倍频及移相模块产生的N路时钟信号连接，FIFO存储器的最大深度S为：S＝2D/cTFIFO＝Δt/TFIFO；其中，D为相对距离，单位为米，TFIFO是FIFO存储单元读写时钟周期即1/MfIN，cTFIFO表示电磁波在TFIFO时间内传输的距离，Δt是相对距离D对应的延迟时间；数据汇集模块，有N个输入端，并分别与N个FIFO存储单元的输出端连接，用于对N个FIFO存储器输出的数据进行汇集，得到回波脉冲延迟输出；通过上位机根据需要模拟的相对距离D，设置对应的延迟时间，并发送延迟时间对应的设定延迟值到计数延迟模块；计数延迟模块收到设定延迟值后，首先通过异步清零控制端清空N个FIFO单元中的数据，然后等待脉冲信号输入；其中，所述脉冲信号为：脉冲式雷达发射端输出的大功率脉冲调制信号通过固定衰减器、检波器后得到的发射脉冲的检波框架信号，再将检波框架信号通过比较器进行比较整形和电平转换后得到的信号；所述脉冲信号分别连接到N个FIFO存储单元的数据输入端以及计数延迟模块；当第一个脉冲信号上升沿到来时，计数延迟模块同时开启N个FIFO存储单元的写使能控制，输入的脉冲信号在N路时钟信号的上升沿被写入到相应的FIFO存储单元中；在开启写使能操作的同时，计数延迟模块中的计数器开始工作；当计数到设定的延迟时间即计数值等于设定延迟值后，开启N个FIFO存储单元的读使能和数据汇集模块输出使能，此时，N个FIFO存储单元的读写使能、数据汇集输出使能均全部开启；在这种状态下，输入的脉冲信号在源源不断被分别写入到N个FIFO存储单元的同时，也按照先入先出的原则连续地从N个FIFO存储单元读取出来，然后输出到数据汇集模块进行“或”操作，得到回波脉冲延迟输出，该延迟输出再经过射频信号源，产生最终的回波信号送往雷达设备的接收端，从而完成高度或距离的延迟模拟。