[发明专利]缓冲电路、半导体集成电路和包括缓冲电路的系统有效
| 申请号： | 201610192684.9 | 申请日： | 2016-03-30 |
| 公开（公告）号： | CN106603065B | 公开（公告）日： | 2021-04-23 |
| 发明（设计）人： | 金支焕;丘泳埈 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 李少丹;许伟群 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据一个实施例，可以提供一种缓冲电路。缓冲电路可以包括第一缓冲器，第一缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的下降时间来产生第一预时钟信号。缓冲电路可以包括第二缓冲器，第二缓冲器被配置成接收第一外部时钟信号和第二外部时钟信号，以及基于第一外部时钟信号和第二外部时钟信号的上升时间来产生第二预时钟信号。 | ||
| 搜索关键词： | 缓冲 电路 半导体 集成电路 包括 系统 | ||
【主权项】：
一种缓冲电路，包括：第一缓冲器，被配置成基于第一外部时钟信号和第二外部时钟信号来产生第一预时钟信号；第二缓冲器，被配置成基于第一外部时钟信号和第二外部时钟信号来产生第二预时钟信号；延迟控制块，被配置成基于第一预时钟信号和第二预时钟信号来产生多个延迟控制信号；第一延迟器，被配置成响应于所述多个延迟控制信号来确定延迟时间，将第一预时钟信号延迟确定的延迟时间，以及输出第一内部时钟信号；以及第二延迟器，被配置成基于所述多个延迟控制信号来确定延迟时间，将第二预时钟信号延迟确定的延迟时间，以及输出第二内部时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610192684.9/，转载请声明来源钻瓜专利网。
- 上一篇：单通道ADC实现多路开关检测功能电路
- 下一篇：一种正交输入二分频器
