[发明专利]一种基于FPGA图像翻转的硬件实现方法

摘要

本发明公开了一种基于FPGA图像翻转的硬件实现方法，将视频数据存放在DDR中，DDR工作在猝发模式，设计对应的DDR控制器以及FIFO的读写控制器。将DDR中数据划分成小块分别读入FIFO数组中，通过FIFO数组的数据重新拼接读写来实现每个小块图像的流水翻转，同时为了提高效率，采用了两组FIFO数组实现乒乓算法，一组FIFO在写数据实现翻转时，另一组FIFO读取DDR中图像数据。本发明利用FPGA并行数据处理的特点，直接对存放在SDRAM中的图像像素通过SDRAM控制器实现图像翻转，达到大数据的缓存和高速的要求，简化算法，提高效率。本发明在Xilinx的Virtex‑7XC7V585T平台上得到验证，整个模块可工作在285Mhz的时钟下，满足高清图像数据的传输要求。

主权项

1.一种基于FPGA图像翻转的硬件实现方法，其特征在于：具体的硬件结构包括DDR硬件、DDR控制器、FIFO读控制器、FIFO写控制器以及复数个FIFO存储器，所述DDR硬件与DDR控制器相连接，DDR控制器还分别与FIFO读控制器、FIFO写控制器相连接，FIFO读控制器、FIFO写控制器分别与对应的FIFO存储器相连接；所述DDR控制器包括用户接口部分、逻辑控制部分以及物理层，其中，所述用户接口部分实现读写数据的缓存、调整数据格式为传输数据所需要的格式、将用户地址转换为DDR的bank、row和column形式；所述逻辑控制部分包括bank、row和column配置机制以及仲裁单元，实现系统吞吐量和延时的优化；所述物理层提供物理接口到DDR硬件，包含时钟、地址和控制生成逻辑，读写数据路径以及上电后DDR控制器的初始化；所述DDR控制器的数据传输采用突发模式，从用户端发送控制字符；当向FIFO存储器写数据时，发送完控制字符后，从用户写端口向FIFO存储器发送数据；当由FIFO存储器读数据时，从用户读端口由FIFO存储器中读取数据，初始化、DDR工作以及读数据状态；在初始化状态中，当DDR硬件初始化结束后DDR进入工作状态开始接收读写命令，向DDR控制器写入读命令，读取数据存放到相应的FIFO存储器中，读取完毕进入DDR工作状态；将需要进行图像翻转的图像像素数据存储在FIFO存储器中，所述FIFO存储器的数量为64个，平均的分成两组：将所述图像划分为小块，读取被划分的小块的数据，小块中每一行数据写入每一个FIFO存储器中，将第一组的FIFO存储器写满后，读取其中每个FIFO存储器的第一个数据，每4个拼接成一个burst数据，写入DDR该小块的第一行中，写完8次后就将原来小块的第一列翻转成了新的小块的第一行；依次将FIFO存储器剩余的31个数据拼接写入相应的地址，完成小模块的翻转；当第一组的32个FIFO存储器在写数据时，将下一个小模块的原始数据读出到第二组FIFO存储器中，两组FIFO存储器交替读写，实现乒乓并行流水操作；所述图像像素为1024*768，每个像素点为32位，翻转之后实现图像像素变为768*1024，像素点保持32位，所述像素存储空间扩展为1024*1024，扩展出来的空间填写数据为0；采用突发模式读写，突发长度为4，划分后的每个小块横向包含1024/(4*4*2)＝32个数据，纵向768个像素点每个小包包含32个数据，768/32＝4*6分成6份，剩余2份用扩展的数据补齐。