[发明专利]沟槽栅功率MOSFET及其制造方法

摘要

本发明公开了一种沟槽栅功率MOSFET，包括：半导体外延层，表面形成有硬质掩膜层，硬质掩膜层中形成有由第一次沟槽掩膜板同时定义出的栅极沟槽图形和源区接触孔图形；栅极沟槽的尺寸由栅极沟槽图形定义，源区接触孔的底部区域完全由硬质掩膜层的源区接触孔图形定义；在栅极沟槽中形成有栅介质层和多晶硅栅；在硬质掩膜层表面和多晶硅栅表面形成有层间膜；源区接触孔的顶部区域穿过层间膜并由接触孔掩膜板定义，源区接触孔由顶部区域和底部区域自对准叠加形成，源区接触孔的顶部区域和栅极沟槽之间组成无套准偏差的结构。本发明还公开一种沟槽栅功率MOSFET的制造方法。本发明能缩小栅极沟槽的间距、提高沟道密度。 1

主权项

1.一种沟槽栅功率MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、在半导体外延层表面形成依次形成第一氧化硅层和第二氮化硅层，由所述第一氧化硅层和所述第二氮化硅层叠加形成的硬质掩膜层，在所述硬质掩膜层表面形成第三氧化硅层；步骤二、在所述硬质掩膜层表面涂布光刻胶并进行光刻形成第一光刻胶图形，所述第一光刻胶图形由第一次沟槽掩膜板定义；步骤三、以所述第一光刻胶图形为掩膜依次对所述第三氧化硅层、所述第二氮化硅层和所述第一氧化硅层进行刻蚀在所述硬质掩膜层中形成由所述第一次沟槽掩膜板同时定义出的栅极沟槽图形和源区接触孔图形；之后，去除所述第一光刻胶图形；步骤四、进行光刻胶涂布并形成第二光刻胶图形，所述第二光刻胶图形由第二次沟槽掩膜板定义；所述第二光刻胶图形将所述栅极沟槽区域打开以及将所述栅极沟槽区域外覆盖，所述源区接触孔区域被所述第二光刻胶图形的光刻胶覆盖；所述第二光刻胶图形所打开的栅极沟槽区域位于所述硬质掩膜层的栅极沟槽图形的正上方且所述第二光刻胶图形所打开的栅极沟槽区域大于等于所述硬质掩膜层的栅极沟槽图形；步骤五、以所述第二光刻胶图形和所述硬质掩膜层的组合图形为掩膜对所述半导体外延层进行刻蚀形成多个栅极沟槽，所述栅极沟槽的尺寸由所述硬质掩膜层的栅极沟槽图形定义；步骤六、去除所述第二光刻胶图形和所述第三氧化硅层；步骤七、在所述栅极沟槽的底部表面和侧面形成栅介质层，在形成有所述栅介质层的所述栅极沟槽中填充多晶硅栅；步骤八、形成层间膜，所述层间膜覆盖在所述硬质掩膜层表面和所述多晶硅栅表面，所述层间膜的材料为氧化硅；步骤九、进行光刻胶涂布并形成第三光刻胶图形，所述第三光刻胶图形由接触孔掩膜板定义；所述接触孔掩膜板定义出源区接触孔的顶部区域；所述硬质掩膜层的源区接触孔图形定义出所述源区接触孔的底部区域；所述第三光刻胶图形所打开的所述源区接触孔的顶部区域位于所述硬质掩膜层的源区接触孔图形的正上方且所述第三光刻胶图形所打开的所述源区接触孔的顶部区域大于等于所述硬质掩膜层的源区接触孔图形；步骤十、以所述第三光刻胶图形为掩膜对所述层间膜进行刻蚀形成所述源区接触孔的顶部区域；利用所述层间膜和所述第二氮化硅层的刻蚀速率差，使所述源区接触孔的顶部区域形成后使所述硬质掩膜层的源区接触孔图形得到保持并暴露出来；之后以所述硬质掩膜层的源区接触孔图形为掩膜对所述半导体外延层进行刻蚀形成所述源区接触孔的底部区域，所述源区接触孔的顶部区域和底部区域自对准并叠加形成所述源区接触孔，所述源区接触孔的顶部区域和所述栅极沟槽之间组成无套准偏差的结构。