[发明专利]芯片自适应调节读数时序路径的方法和装置

摘要

本发明提供一种芯片自适应调节读数时序路径的方法和装置，读控制单元存储器输出读命令给存储器单元进行读操作,同时在读命令的一个周期后将原始读数据有效指示位设置为有效；存储器单元根据收到的读命令和工作时钟，输出原始读数据；所述原始读数据分别延迟一个周期和两个周期；根据所述工作时钟频率判断的结果进行通路选择操作,将所述原始读数据、延迟一个周期和两个周期后的读数据这三个输入中的一路选为输出读数据；所述原始读数据有效指示位分别经延迟一个周期和两个周期；根据所述工作时钟频率判断的结果进行通路选择操作,将所述原始读数据有效指示位、两个延迟后的读数据有效指示位这三个输入中的一路选为输出读数据有效指示位。

主权项

1.一种芯片自适应调节读数时序路径的方法，其特征在于：包括：芯片初始化完成后开始工作并产生工作时钟；根据芯片输入的低频时钟和所述工作时钟进行工作时钟频率判断；读控制单元存储器输出读命令给存储器单元进行读操作,同时在读命令的一个周期后将原始读数据有效指示位设置为有效；所述存储器单元根据收到的读命令和工作时钟,在使用工作时钟采样到读命令后,经过其电路固有的读动作延迟时间后输出原始读数据；所述原始读数据分别经一级延迟一个周期和经两级延迟两个周期得到延迟一个周期读数据和延迟两个周期读数据；根据所述工作时钟频率判断的结果进行通路选择操作,将所述原始读数据、所述延迟一个周期读数据以及所述延迟两个周期读数据这三个输入中的一路选为输出读数据；所述原始读数据有效指示位分别经一级延迟一个周期和经两级延迟两个周期得到延迟一个周期读数据有效指示位和延迟两个周期读数据有效指示位；根据所述工作时钟频率判断的结果进行通路选择操作,将所述原始读数据有效指示位、延迟一个周期读数据有效指示位和延迟两个周期读数据有效指示位这三个输入中的一路选为输出读数据有效指示位。