[发明专利]处理器及其上实现的方法

摘要

实现硬件/软件协同优化以改进NFVS和其他生产者‑消费者工作负载的VM间通信的性能和能量的方法和装置。该装置包括具有多级高速缓存层次结构的多核处理器，该多级高速缓存层次结构包括用于每个核心的L1和L2高速缓存和共享的最后一级高速缓存(LLC)。提供了一个或多个机器级指令，以用于主动地将高速缓存行从较低级别高速缓存级别降级到较高级别高速缓存级别，包括将高速缓存行从L1/L2高速缓存降级到LLC。还提供了用于在多插槽的NUMA架构系统中实现硬件/软件协同优化的技术，其中高速缓存行可以选择性地被降级并且被推送到远程插槽中的LLC。另外，技术被公开以用于在多插槽的系统中实现早期监听，从而在存取远程插槽上的高速缓存行时减少延迟。

主权项

一种被配置为在计算机系统中实现的处理器，包括：多个核心，每个核心具有占用高速缓存层次结构中的相应级别的至少一个相关联的高速缓存；最后一级高速缓存(LLC)，其通信地耦合到所述多个核心；以及存储器控制器，其通信地耦合到所述多个核心，所述存储器控制器被配置为当所述处理器被安装在所述计算机系统中时支持对外部系统存储器的存取；其中，与核心相关联的所述高速缓存中的每一个和所述LLC包括用于存储高速缓存行数据的多个高速缓存行槽，并且其中，所述处理器进一步被配置为支持机器指令，所述机器指令在被执行时使所述处理器将高速缓存行从较低级别高速缓存降级到较高级别高速缓存。