[发明专利]用于异构多处理器系统中处理器间中断的机制

摘要

本公开提供了用于在异构多处理器系统(100)中处理处理器间中断(IPI)的设备和方法。此处提供的可扩展IPI机制需要最少的逻辑，并且可以用于异构处理器间(诸如应用处理器、实时处理器和FPGA加速器间)的通信。这种机制在逻辑面积和可编程复杂度两方面也是低成本的。一个示例系统(100)通常包括第一处理器(102)，具有与第一处理器不同的处理器类型的第二处理器(104)和IPI电路(108)。IPI电路通常包括与第一处理器相关联的第一寄存器(2020)，其中第一寄存器中的第一比特指示第一处理器是否已请求中断第二处理器；以及与所述第二处理器相关联的第二寄存器(2021)，其中所述第二寄存器中的第二比特指示所述第二处理器是否已请求中断所述第一处理器。

主权项

一种系统，其特征在于，所述系统包括：第一处理器；第二处理器，具有与所述第一处理器不同的处理器类型；以及处理器间中断(IPI)电路，与所述第一处理器和所述第二处理器耦接，并且包括：第一寄存器，与所述第一处理器相关联，其中所述第一寄存器中的第一比特指示所述第一处理器是否正在请求中断所述第二处理器；以及第二寄存器，与所述第二处理器相关联，其中所述第二寄存器中的第二比特指示所述第二处理器是否正在请求中断所述第一处理器。