[发明专利]用于永久接合的方法和装置有效
| 申请号： | 201580023049.1 | 申请日： | 2015-04-22 |
| 公开（公告）号： | CN106415811B | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | M.温普林格;B.雷布汉 | 申请（专利权）人： | EV集团E·索尔纳有限责任公司 |
| 主分类号： | H01L21/67 | 分类号： | H01L21/67 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 卢江;刘春元 |
| 地址： | 奥地利圣*** | 国省代码： | 奥地利;AT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于第一衬底(1)的第一层(2)与第二衬底(1')的第二层(2')在接合界面(5)上的永久接合的方法，其特征在于，在该接合之前和/或期间，至少在该接合界面(5)的区域中增加该第一和/或第二层(2、2')的位错(4)的位错密度。此外，本发明涉及一种相应的装置。 | ||
| 搜索关键词： | 用于 永久 接合 方法 装置 | ||
【主权项】：
1.一种用于第一衬底(1)的第一层(2)与第二衬底(1')的第二层(2')在接合界面(5)上的永久接合的方法，其特征在于，在该接合之前和/或期间，至少在该接合界面(5)的区域中增加该第一层(2)和/或该第二层(2')的位错(4)的位错密度，其中衬底堆栈（8）被支承在试样架(7、7'、7"、7"'、7IV)上，该试样架容许该第一层和/或该第二层的变形，其中该试样架(7、7'、7"、7"'、7IV)和/或压力板(10、10')在对该衬底堆栈（8）全面地加压以接合该第一层(2)和该第二层(2')时凹面和/或凸面变形，其中该试样架(7、7'、7"、7"'、7IV)和/或该压力板(10、10')的该变形在加压时导致至少在该接合界面(5)的区域中位错(4)的位错密度的增加。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于EV集团E·索尔纳有限责任公司，未经EV集团E·索尔纳有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580023049.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
