[实用新型]时钟产生电路有效
| 申请号： | 201520075793.3 | 申请日： | 2015-02-03 |
| 公开（公告）号： | CN204376874U | 公开（公告）日： | 2015-06-03 |
| 发明（设计）人： | 况西根 | 申请（专利权）人： | 苏州市灵矽微系统有限公司 |
| 主分类号： | H03L7/23 | 分类号： | H03L7/23 |
| 代理公司： | 无 | 代理人： | 无 |
| 地址： | 215000 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种时钟产生电路，其包括：用于对齐T/H采样时钟的第一延迟锁相环、用于产生多相位的时钟输出的第二延迟锁相环、以及利用第二延迟锁相环的时钟而产生次模数转换电路所需要时钟的相位产生电路。本电路适合产生灵活多变的不同lane，不同stage的各种相位时钟信号，因为使用了DLL，各相位直接的延迟或者间隔能很好的控制，不随工艺，电压，或者温度变化，尤其适合作为timing interleaved ADC的时钟产生电路。 | ||
| 搜索关键词： | 时钟 产生 电路 | ||
【主权项】：
一种时钟产生电路，其特征在于其包括：用于对齐T/H采样时钟的第一延迟锁相环、用于产生多相位的时钟输出的第二延迟锁相环、以及利用第二延迟锁相环的时钟而产生次模数转换电路所需要时钟的相位产生电路，其中所述第一延迟锁相环用于将不同的电平的T/H采样时钟和一个内部的时钟进行对齐，并生成输出的时钟送到第二延迟锁相环的输入端，而所述第二延迟锁相环接收第一延迟锁相环产生的时钟，并用延时链产生多相位的时钟，且经过和第一延迟锁相环同样的逻辑延时后送到相位产生电路，而相位产生电路生成次模数转换电路所需要的时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州市灵矽微系统有限公司;，未经苏州市灵矽微系统有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520075793.3/，转载请声明来源钻瓜专利网。
