[实用新型]时钟产生电路

权利要求书

1.一种时钟产生电路，其特征在于其包括：用于对齐T/H采样时钟的第一延迟锁相环、用于产生多相位的时钟输出的第二延迟锁相环、以及利用第二延迟锁相环的时钟而产生次模数转换电路所需要时钟的相位产生电路，其中所述第一延迟锁相环用于将不同的电平的T/H采样时钟和一个内部的时钟进行对齐，并生成输出的时钟送到第二延迟锁相环的输入端，而所述第二延迟锁相环接收第一延迟锁相环产生的时钟，并用延时链产生多相位的时钟，且经过和第一延迟锁相环同样的逻辑延时后送到相位产生电路，而相位产生电路生成次模数转换电路所需要的时钟。

2.如权利要求1所述的一种时钟产生电路，其特征在于：所述第一延迟锁相环包括用于不同电平类型对齐的鉴相器、以及与第二延迟锁相环和相位产生电路相匹配的延时模块。

3.如权利要求2中所述的一种时钟产生电路，其特征在于：所述第二延迟锁相环包括产生多相位的延时链、和与第一延迟锁相环相匹配的延时模块。

4.如权利要求3中所述的一种时钟产生电路，其特征在于：所述相位产生电路根据第二延迟锁相环输出的多路时钟，用逻辑门产生模数转换电路所需要的时钟信号，且逻辑门的逻辑信号与第一延迟锁相环中的延时模块相匹配。

5.如权利要求1所述的一种时钟产生电路，其特征在于：所述第一延迟锁相环包括鉴相器、电荷泵、一个延时链、一个滤波电容、dummy逻辑电路、二分频电路、以及四分频电路，其中Fs为T/H的LVDS时钟，同时输入到二分频电路、四分频电路、和鉴相器中，鉴相器的输出接电荷泵，其输出电荷给滤波电容充电产生控制电压vctrl1，vctrl1控制延时链的延时，延时链的输入信号来自于二分频电路，延时链的输出一路送给第二延迟锁相环作为其输入信号，一路送到dummy逻辑电路，而dummy逻辑电路用来第二延迟锁相环和相位产生电路做延迟的匹配。