[发明专利]一种数据时钟恢复电路及其相位插值器

摘要

本发明公开的数据时钟恢复电路的相位插值器，通过编码电路根据数据时钟恢复电路的控制单元的控制生成并输出第一编码和第二编码；由多路复用器接收并根据所述第二编码，选择接收的N个相位时钟中的两个进行输出；由时钟混频器接收并根据所述第一编码，接收所述两个相位时钟进行加权模拟运算之后生成并输出的新相位时钟；再由差分转单端放大器将所述时钟混频器输出的小信号放大成全摆幅信号，供给所述控制单元去判断当前位置的时钟所采样的数据是否是最佳的采样数据，如果不是将进一步控制所述编码电路来改变所述相位插值器输出时钟的延迟位置，使时钟超前或者滞后，最终会形成一个时钟动态跟随数据的稳定状态。

主权项

1.一种数据时钟恢复电路的相位插值器，其特征在于，与数据时钟恢复电路的控制单元相连，所述相位插值器包括：输入端与所述控制单元相连的编码电路，用于根据所述控制单元的控制生成并输出第一编码和第二编码；控制端与所述编码电路输出端相连的两个多路复用器，用于接收并根据所述第二编码，选择接收的N个相位时钟中的两个进行输出；其中，N为大于等于4的偶数；控制端与所述编码电路输出端相连的时钟混频器，所述时钟混频器的输入端与所述多路复用器的输出端相连，所述时钟混频器用于接收并根据所述第一编码，接收两个相位时钟进行加权模拟运算之后生成并输出的新相位时钟；输入端与所述时钟混频器的输出端相连的两个差分转单端放大器，用于将所述时钟混频器输出的小信号放大成全摆幅信号；所述时钟混频器包括：M个电流切换单元、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；其中，M为大于1的自然数；所述第一PMOS晶体管和所述第二PMOS晶体管的源极均与电源相连；所述第一PMOS晶体管和所述第二PMOS晶体管的栅极均与自身的漏极相连，连接点分别作为所述时钟混频器的两个输出端；所述第一NMOS晶体管和所述第二NMOS晶体管的源极相连，连接点分别与所述M个电流切换单元的第一输出端相连；所述第三NMOS晶体管和所述第四NMOS晶体管的源极相连，连接点分别与所述M个电流切换单元的第二输出端相连；所述第一NMOS晶体管的栅极、所述第二NMOS晶体管的栅极、所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的栅极分别作为所述时钟混频器的输入端；所述M个电流切换单元的输入端分别接收所述第一编码。