[发明专利]一种无静态电流的上电复位信号产生电路

摘要

本发明提供了一种无静态电流的上电复位信号产生电路，包括POR模块，还包括SDD模块、反相器U1、反相器U2，所述POR模块分别与所述SDD模块、所述反相器U1的输入端连接；所述反相器U1的输出端连接至所述反相器U2的输入端，所述反相器U2的输出端为RESET信号输出端；所述SDD模块还连接至所述反相器U1与所述反相器U2之间。当芯片进入软件关断状态时，可以关断芯片中所有电流；同时，在上电时能产生复位信号，保证系统能够按照设计的逻辑正常的工作；寄存器在复位之后，可关断POR模块的工作电流；不需要PMOS，为系统设计节约了成本，MCU不需要IO口控制PMOS，为MCU节约了硬件资源。

主权项

一种无静态电流的上电复位信号产生电路，包括POR模块，其特征在于：还包括SDD模块、反相器U1以及反相器U2，所述POR模块分别与所述SDD模块、所述反相器U1的输入端、电源VCC连接；所述反相器U1的输出端连接至所述反相器U2的输入端，所述反相器U2的输出端为RESET信号输出端；所述SDD模块还连接至所述反相器U1与所述反相器U2之间；所述SDD模块包括PMOS晶体管M1、NMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10、NMOS晶体管M11、电容C1、电容C2以及反相器U3，所述PMOS晶体管M7的源极、所述PMOS晶体管M3的源极、所述电容C2的一端以及所述PMOS晶体管M1的源极均连接电源VCC；所述PMOS晶体管M7的漏极、所述PMOS晶体管M7的栅极、所述NMOS晶体管M8的漏极和所述NMOS晶体管M6的栅极连接于节点D；所述反相器U3的输出端分别连接所述NMOS晶体管M8的栅极、所述NMOS晶体管M9的栅极、所述NMOS晶体管M10的栅极和所述NMOS晶体管M11的栅极，所述NMOS晶体管M8的源极连接至所述NMOS晶体管M9的漏极，所述NMOS晶体管M9的源极连接至所述NMOS晶体管M10的漏极，所述NMOS晶体管M10的源极连接至所述NMOS晶体管M11的漏极，所述NMOS晶体管M11的源极接地；所述PMOS晶体管M3的栅极、所述NMOS晶体管M4的栅极、所述NMOS晶体管M5的栅极和所述反相器U1的输出端连接于节点C，所述PMOS晶体管M3的漏极、所述NMOS晶体管M4的漏极、所述电容C2的另一端、所述PMOS晶体管M1的栅极和所述NMOS晶体管M2的栅极连接于节点A，所述NMOS晶体管M4的源极连接至所述NMOS晶体管M5的漏极，所述NMOS晶体管M5的源极连接至所述NMOS晶体管M6的漏极，所述NMOS晶体管M6的源极接地；所述PMOS晶体管M1的漏极、所述NMOS晶体管M2的漏极、所述反相器U3的输入端、所述电容C1的一端以及所述POR模块连接于节点B；所述NMOS晶体管M2的源极、所述电容C1的另一端均接地。