[发明专利]基于氧化物半导体薄膜晶体管的GOA电路

摘要

本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路，通过增设分别对应于下拉维持模块(600)中的第四、第五、第二节点(S(N)、K(N)、P(N))的第五十五、第五十六、第五十七薄膜晶体管(T55、T56、T57)，通过上一级第N‑1级GOA单元电路的级传信号(ST(N‑1))或上一级第N‑1级GOA单元电路的扫描驱动信号(G(N‑1))控制第五十五、第五十六、第五十七(T55、T56、T57)在第一节点(Q(N))还未完全抬升的情况下，下拉第四、第五、第二节点(S(N)、K(N)、P(N))的电位，实现快速地关闭下拉维持模块(600)，保证第一节点(Q(N))电位的正常抬升，确保在作用期间第一节点(Q(N))处于高电位，从而保证GOA电路的正常输出。

主权项

一种基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，包括级联的多个GOA单元电路，每一级GOA单元电路均包括：上拉控制模块(100)、上拉模块(200)、下传模块(300)、第一下拉模块(400)、自举电容模块(500)及下拉维持模块(600)；设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中：所述上拉控制模块(100)包括：第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极接收上一级第N‑1级GOA单元电路的级传信号(ST(N‑1))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第一节点(Q(N))；所述上拉模块(200)包括：第二十一薄膜晶体管(T21)，所述第二十一薄膜晶体管(T21)的栅极电性连接于第一节点(Q(N))，源极电性连接于第m条时钟信号(CK(m))，漏极输出扫描驱动信号(G(N))；所述下传模块(300)包括：第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接于第一节点(Q(N))，源极电性连接于第m条时钟信号(CK(m))，漏极输出级传信号(ST(N))；所述第一下拉模块(400)包括：第四十薄膜晶体管(T40)，所述第四十薄膜晶体管(T40)的栅极与源极均电性连接于第一节点(Q(N))，漏极电性连接于第四十一薄膜晶体管(T41)的漏极；第四十一薄膜晶体管(T41)，所述第四十一薄膜晶体管(T41)的栅极电性连接于第m+2条时钟信号(CK(m+2))，源极输入扫描驱动信号(G(N))；所述自举电容模块(500)包括：电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于扫描驱动信号(G(N))；所述下拉维持模块(600)至少包括：第五十一薄膜晶体管(T51)，所述第五十一薄膜晶体管(T51)的栅极与源极均电性连接于恒压高电位(DCH)，漏极电性连接于第四节点(S(N))；第五十二薄膜晶体管(T52)，所述第五十二薄膜晶体管(T52)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第四节点(S(N))，源极电性连接于第一负电位(VSS)；第五十三薄膜晶体管(T53)，所述第五十三薄膜晶体管(T53)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第二节点(P(N))；第五十四薄膜晶体管(T54)，所述第五十四薄膜晶体管(T54)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第五节点(K(N))；第七十三薄膜晶体管(T73)，所述第七十三薄膜晶体管(T73)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第五节点(K(N))；第七十四薄膜晶体管(T74)，所述第七十四薄膜晶体管(T74)的栅极电性连接于第一节点(Q(N))，源极电性连接于恒压低电位(DCL)，漏极电性连接于第五节点(K(N))；第五十五薄膜晶体管(T55)，所述第五十五薄膜晶体管(T55)的栅极接入上一级第N‑1级GOA单元电路的级传信号(ST(N‑1))或上一级第N‑1级GOA单元电路的扫描驱动信号(G(N‑1))，源极电性连接于第四节点(S(N))，漏极电性连接于第一负电位(VSS)；第四十二薄膜晶体管(T42)，所述第四十二薄膜晶体管(T42)的栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第三节点(T(N))；第三十二薄膜晶体管(T32)，所述第三十二薄膜晶体管(T32)的栅极电性连接于第二节点(P(N))，源极电性连接于扫描驱动信号(G(N))，漏极电性连接于第一负电位(VSS)；第七十五薄膜晶体管(T75)，所述第七十五薄膜晶体管(T75)的栅极电性连接于第一节点(Q(N))，源极电性连接于第三节点(T(N))，漏极电性连接于恒压高电位(DCH)；第七十六薄膜晶体管(T76)，所述第七十六薄膜晶体管(T76)的栅极电性连接于第二节点(P(N))，源极电性连接于第三节点(T(N))，漏极电性连接于恒压低电位(DCL)；所述恒压低电位(DCL)低于第一负电位(VSS)；所述每一级GOA单元电路中的所有薄膜晶体管均为氧化物半导体薄膜晶体管。