[发明专利]用于经由数据掩蔽来降低存储器I/O功率的系统、方法和计算机可读介质有效
| 申请号： | 201480061437.4 | 申请日： | 2014-11-13 |
| 公开（公告）号： | CN105706168B | 公开（公告）日： | 2018-07-03 |
| 发明（设计）人： | H-J·罗;D·全 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G06F13/16 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 张扬;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于降低存储器I/O功率的系统和方法。一个实施例是一种系统，包括片上系统(SoC)、DRAM存储器设备以及数据掩蔽功率降低模块。所述SoC包括存储器控制器。所述DRAM存储器设备经由多个DQ管脚耦合到所述存储器控制器。所述数据掩蔽功率降低模块包括被配置为在数据掩蔽操作期间将所述DQ管脚驱动到功率节省状态的逻辑单元。 | ||
| 搜索关键词： | 数据掩蔽 存储器控制器 存储器 功率降低 管脚 计算机可读介质 功率节省状态 操作期间 逻辑单元 片上系统 耦合到 驱动 配置 | ||
【主权项】：
1.一种用于降低存储器I/O功率的方法，所述方法包括：确定经由多个数据总线DQ管脚耦合到存储器控制器的DRAM存储器设备的DQ管脚端接方案；基于所述DQ管脚端接方案来选择包括保持上一状态、保持低状态、保持高状态和三态的多个DQ管脚状态中的一个DQ管脚状态，其中，选择的DQ管脚状态可用于在数据掩蔽操作期间降低与所述DRAM存储器设备相关联的存储器I/O功率；启用所述数据掩蔽操作；以及在所述数据掩蔽操作期间，将所述DQ管脚驱动到所选择的DQ管脚状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480061437.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种热导率增强型核燃料芯块及其制备方法
- 下一篇：有语音的话音检测方法和装置
