[发明专利]具有可编程优化的存储器-网络处理器有效
| 申请号： | 201480039082.9 | 申请日： | 2014-05-23 |
| 公开（公告）号： | CN105378651B | 公开（公告）日： | 2018-09-18 |
| 发明（设计）人： | M·B·多尔;C·S·多比斯;M·B·索尔卡;M·R·乔希诺;K·R·福克纳;K·M·宾德罗斯;S·阿雅;J·M·比尔兹利;D·A·吉布森 | 申请（专利权）人： | 相干逻辑公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 周磊 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了具有为高性能和低功耗而优化的处理元件的多处理器系统以及编程处理元件的关联方法的各种实施例。每个处理元件可以包括提取单元和多个地址生成器单元以及多条流水线化的数据路径。提取单元可以被配置为接收多部分指令，其中多部分指令包括多个字段。第一地址生成器单元可以被配置为依赖于多个字段中的第一字段执行算术运算。第二地址生成器单元可以被配置为生成多个地址中的至少一个地址，其中每个地址依赖于多个字段中的相应字段。并行汇编语言可以被用来控制该多个地址生成器单元和多条流水线化数据路径。 | ||
| 搜索关键词： | 具有 可编程 优化 存储器 网络 处理器 | ||
【主权项】：
1.一种处理装置，包括：执行单元；提取单元，被配置为接收多部分指令，其中所述多部分指令包括多个字段；以及多个地址生成器单元；其中所述多个地址生成器单元中的第一地址生成器单元被配置为依赖于所述多个字段中的第一字段执行第一线程的子指令的第一算术运算并将第一算术运算的结果存储在寄存器中；其中第二地址生成器单元被配置为生成多个地址中的至少一个地址，其中所述多个地址中的每个地址依赖于所述多个字段中的相应字段，其中所述处理装置被配置为使用所述至少一个地址访问所述执行单元的一个或多个输入操作数用于第二线程的子指令；以及其中所述处理装置被配置为使用存储在寄存器中的第一算术运算的结果访问执行单元的一个或多个输入操作数用于之后的多部分指令中的第一线程的子指令中的子指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于相干逻辑公司，未经相干逻辑公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480039082.9/，转载请声明来源钻瓜专利网。
