[发明专利]一种半导体器件的制造方法和电子装置有效

专利信息
申请号: 201410843455.X 申请日: 2014-12-25
公开(公告)号: CN105789036B 公开(公告)日: 2018-10-23
发明(设计)人: 詹奕鹏;董洁琼;金华俊;周儒领;郭世璧;金凤吉 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/28 分类号: H01L21/28;H01L21/336;H01L27/11521;H01L29/423;H01L29/788
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;赵礼杰
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:步骤S101:提供包括逻辑器件区和存储单元区的半导体衬底,在逻辑器件区形成逻辑器件的栅极和栅极硬掩膜,并在存储单元区形成存储器件的浮栅和栅间介电层;步骤S102:形成位于栅极两侧的栅极侧壁层和位于浮栅两侧的浮栅侧壁层;步骤S103:形成覆盖半导体衬底的导电材料层,对导电材料层进行刻蚀以形成位于逻辑器件区的导电互连件以及位于存储单元区且位于栅间介电层上方的控制栅。该方法通过在形成栅极硬掩膜的工艺中形成栅间介电层及在形成导电互连件的工艺中形成控制栅,有利于简化工艺和降低成本。该电子装置包括上述半导体器件,同样具有上述优点。
搜索关键词: 一种 半导体器件 制造 方法 电子 装置
【主权项】:
1.一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括逻辑器件区和存储单元区的半导体衬底,在所述逻辑器件区形成逻辑器件的栅极和栅极硬掩膜,并在所述存储单元区形成存储器件的浮栅和栅间介电层;步骤S102:形成位于所述栅极两侧的栅极侧壁层和位于所述浮栅两侧的浮栅侧壁层;步骤S103:形成覆盖所述半导体衬底的导电材料层,对所述导电材料层进行刻蚀以形成位于所述逻辑器件区的导电互连件以及位于所述存储单元区且位于所述栅间介电层上方的控制栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410843455.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top