[发明专利]一种半导体器件的制造方法和电子装置

说明书

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：步骤S101：提供包括逻辑器件区和存储单元区的半导体衬底，在逻辑器件区形成逻辑器件的栅极和栅极硬掩膜，并在存储单元区形成存储器件的浮栅和栅间介电层；步骤S102：形成位于栅极两侧的栅极侧壁层和位于浮栅两侧的浮栅侧壁层；步骤S103：形成覆盖半导体衬底的导电材料层，对导电材料层进行刻蚀以形成位于逻辑器件区的导电互连件以及位于存储单元区且位于栅间介电层上方的控制栅。该方法通过在形成栅极硬掩膜的工艺中形成栅间介电层及在形成导电互连件的工艺中形成控制栅，有利于简化工艺和降低成本。该电子装置包括上述半导体器件，同样具有上述优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。

背景技术

在半导体技术领域中，大多数嵌入式闪存(E-flash)存储器的制造是与CMOS逻辑器件的制造过程结合在一起的。然而，嵌入式闪存，例如多次可编程(MTP)器件，需要通过两次栅极(材料通常为多晶硅)工艺来分别形成浮栅和控制栅，而传统的CMOS逻辑器件的工艺流程仅具有一次栅极工艺，因此，嵌入式闪存的制造过程往往需要额外的掩膜工艺来形成控制栅，其工艺更加复杂，并且会导致工艺成本的增加。

也就是说，在现有的半导体器件的制造方法中，当在同一半导体器件中同时完成闪存与CMOS逻辑器件的制造时，往往存在需要额外的掩膜工艺、工艺更加复杂、工艺成本比较高等问题。

因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法，以简化工艺、降低成本。

发明内容

针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置，以简化半导体器件的制造工艺、降低工艺成本。

本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供包括逻辑器件区和存储单元区的半导体衬底，在所述逻辑器件区形成逻辑器件的栅极和栅极硬掩膜，并在所述存储单元区形成存储器件的浮栅和栅间介电层；

步骤S102：形成位于所述栅极两侧的栅极侧壁层和位于所述浮栅两侧的浮栅侧壁层；

步骤S103：形成覆盖所述半导体衬底的导电材料层，对所述导电材料层进行刻蚀以形成位于所述逻辑器件区的导电互连件以及位于所述存储单元区且位于所述栅间介电层上方的控制栅。

可选地，所述步骤S101包括：

步骤S1011：在半导体衬底上形成覆盖逻辑器件区和存储单元区的栅极材料层以及位于所述栅极材料层之上的介电层；

步骤S1012：对所述介电层和所述栅极材料层进行刻蚀，以在所述逻辑器件区形成逻辑器件的栅极和栅极硬掩膜，在所述存储单元区形成存储器件的浮栅和栅间介电层。

可选地，在所述步骤S101中，所述栅极硬掩膜和所述栅间介电层的材料相同。

可选地，在所述步骤S101中，所述栅极硬掩膜和所述栅间介电层包括氮化硅、氧化硅/氮化硅构成的复合层结构、或氧化硅/氮化硅/氧化硅构成的复合层结构。

可选地，在所述步骤S102中，所述栅极侧壁层和所述浮栅侧壁层采用相同材料在同一工艺中制备。

可选地，所述步骤S103包括：

步骤S1031：形成覆盖所述半导体衬底的导电材料层；

步骤S1032：在所述导电材料层上形成硬掩膜层和掩膜层；

步骤S1033：利用所述掩膜层和所述硬掩膜层对所述导电材料层进行刻蚀，以形成位于所述逻辑器件区的导电互连件以及位于所述存储单元区并且位于所述栅间介电层上方的控制栅。