[发明专利]一种CMOS集成电路的制造方法在审
| 申请号： | 201410765766.9 | 申请日： | 2014-12-11 |
| 公开（公告）号： | CN104392961A | 公开（公告）日： | 2015-03-04 |
| 发明（设计）人： | 刘旸;唐冬;蔡震 | 申请（专利权）人： | 中国电子科技集团公司第四十七研究所 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京商专永信知识产权代理事务所(普通合伙) 11400 | 代理人： | 方挺;葛强 |
| 地址： | 110032 辽*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种CMOS集成电路的制造方法，包括a.提供具有相接界的P型阱和N型阱的硅片基体；b.在所述P型阱表面形成第一N型漂移区和第二N型漂移区，在所述N型阱表面形成第一P型漂移区和第二P型漂移区，所述第一N型漂移区、所述第二N型漂移区、所述第一P型漂移区以及所述第二P型漂移区彼此间隔；c.形成分别与第一N型漂移区和第二N型漂移区贴合的第一栅极以及分别与第一P型漂移区和所述第二P型漂移区贴合的第二栅极。将高温形成有源区的步骤提前到低温形成栅极的步骤之前，以克服现有技术中先低温，再高温，从而导致先形成的栅极性能下降的缺陷。因此，所形成的器件既具备抗辐照性能又具有较大的反向击穿压。 | ||
| 搜索关键词： | 一种 cmos 集成电路 制造 方法 | ||
【主权项】：
一种CMOS集成电路的制造方法，包括： a.提供具有相接界的P型阱和N型阱的硅片基体； b.在所述P型阱表面形成第一N型漂移区和第二N型漂移区，在所述N型阱表面形成第一P型漂移区和第二P型漂移区，所述第一N型漂移区、所述第二N型漂移区、所述第一P型漂移区以及所述第二P型漂移区彼此间隔； c.形成第一栅极和第二栅极，所述第一栅极的一端与所述第一N型漂移区具有相贴合的第一区域，所述第一栅极的另一端与所述第二N型漂移区具有相贴合的第二区域，所述第二栅极的一端与所述第一P型漂移区具有相贴合的第三区域，所述第二栅极的另一端与所述第二P型漂移区具有相贴合的第四区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十七研究所，未经中国电子科技集团公司第四十七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410765766.9/，转载请声明来源钻瓜专利网。
- 上一篇：三维半导体器件制造方法
- 下一篇：晶圆级含硅通孔的半导体封装方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
