[发明专利]改善MOS器件性能的方法及MOS器件结构有效
| 申请号： | 201410747645.1 | 申请日： | 2014-12-08 |
| 公开（公告）号： | CN105742349B | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/41;H01L21/336;H01L21/265 |
| 代理公司： | 31272 上海申新律师事务所 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体制造技术领域，尤其涉及一种改善MOS器件性能的方法及MOS器件结构，通过金属硅化工艺形成延伸至栅极侧墙下方的金属硅化物层，进而缩小金属硅化物层与栅极之间的距离，以达到降低器件沟道表面电阻的目的，而通过在源极区的衬底中嵌入设置金属层，或形成全金属硅化的源极区和漏极区，则能进一步的降低器件的漏极感应势垒降低效应(DIBL)以及短沟道效应(SCE)，进而提高MOS器件的性能及良率。 | ||
| 搜索关键词： | 改善 mos 器件 性能 方法 结构 | ||
【主权项】：
1.一种改善MOS器件性能的方法，其特征在于，所述方法包括以下步骤：/n步骤S1、提供一半导体衬底，并于所述半导体衬底之上制备栅堆叠结构，所述栅堆叠结构包括栅氧化层、位于栅氧化层上的栅极以及覆盖栅氧化层和栅极的侧壁的侧墙，且所述侧墙具有第一厚度；/n步骤S2、进行轻掺杂工艺，以在栅堆叠结构两侧的半导体衬底中分别形成轻掺杂区，所述轻掺杂区还延伸至栅极底部的部分区域；进行所述轻掺杂工艺之后，对所述侧墙进行增宽操作，所述增宽操作包括：在所述侧墙的侧壁表面形成侧墙薄膜，所述侧墙和侧墙薄膜的总厚度为第二厚度，第二厚度大于第一厚度；/n步骤S3、进行所述增宽操作之后，进行第一金属硅化工艺，在所述轻掺杂区中形成第一金属硅化物区，第一金属硅化物区延伸至所述侧墙和侧墙薄膜的下方，且第一金属硅化物区与位于栅极下方的沟道区之间被部分轻掺杂区隔离；/n步骤S4、形成第一金属硅化物区之后，继续源/漏区制备工艺。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410747645.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
