[发明专利]基于标准工艺的超低功耗非易失性存储器

摘要

本发明公开了一种基于标准工艺的超低功耗非易失性存储器，包括多个存储单元，其特征在于每个存储单元包括两个不同的模块，模块A由控制管MA01、第一隧穿管MA02、第一读取管MA03和选择管MA04四个晶体管连接构成；模块B由控制管MB01、第二隧穿管MB02、第二读取管MB03和选择管MB04四个晶体管连接构成；由不完全对称的A、B两个模块组成，利用PMOS与NMOS器件阈值电压的不同来输出大小不同的电流差分信号，A、B两个模块总是同时进行擦除或者同时进行编程，操作简便，本发明的存储单元是差分信号的输出，并且输出的差分信号的差别非常大，所以单元的读取速度比较快，可靠性高。

主权项

一种基于标准工艺的超低功耗非易失性存储器，包括多个存储单元，其特征在于：每个存储单元包括模块A和模块B，模块A由控制管MA01、第一隧穿管MA02、第一读取管MA03和选择管MA04四个晶体管连接构成，其中控制管MA01和第一隧穿管MA02是由源极、漏极、阱三端相连构成电容形式的器件；控制管MA01的源极A02、漏极A01和第一N阱NW1三端互连之后连接到控制端口CP；第一隧穿管MA02的源极A04、漏极A03、第二N阱NW2互连并连接至隧穿端口TP；第一读取管MA03的源极A05与第三N阱NW3互连至读取端口RP；选择管MA04的漏极A07与MA03的漏极A06相连接，其源极A08连接至模块A的数据输出端ADO，其栅极连接至选择控制端口SP；控制管MA01、第一隧穿管MA02、第一读取管MA03的栅极互连构成封闭的浮栅A_FG；模块B由控制管MB01、第二隧穿管MB02、第二读取管MB03和选择管MB04四个晶体管连接构成，其中控制管MB01和第二隧穿管MB02是由源极、漏极、阱三端相连构成电容形式的器件；控制管MB01的源极B02、漏极B01和第一N阱NW1三端互连之后连接到控制端口CP；第二隧穿管MB02的源极B04、漏极B03、第二N阱NW2互连并连接至隧穿端口TP；第二读取管MB03的漏极B05连至读取端口RP；选择管MB04的漏极B07与MB03的源极B06相连接，其源极B08连接至模块B的数据输出端BDO，其栅极连接至选择控制端口SP；控制管MB01、第二隧穿管MB02、第二读取管MB03的栅极互连构成封闭的浮栅B_FG；所述的模块A中的控制管MA01的栅极面积远大于第一隧穿管MA02、第一读取管MA03的栅极面积；模块B中的控制管MB01的栅极面积大于第二隧穿管MB02、第二读取管MB03的栅极面积；所述模块A中的控制管MA01、第一隧穿管MA02、第一读取管MA03为PMOS晶体管，选择管MA04为NMOS晶体管；模块B中的控制管MB01、第二隧穿管MB02为PMOS晶体管，第二读取管MB03、选择管MB04为NMOS晶体管。