[发明专利]基于标准工艺的超低功耗非易失性存储器

说明书

技术领域

本发明属于微电子技术领域，涉及半导体集成电路的存储技术，更具体地，是基于标准工艺的超低功耗非易失性存储器。

背景技术

许多的集成电子器件需要一定量的非易失性存储器。通常非易失性的存储器用作芯片外部的独立存储体或者用作标签芯片中的存储体，主要是在芯片中在没有电源供电的情况下长时间存储一些控制程序、处理指令或者物品的相关信息等等。

目前几种通常使用的非挥发性存储器主要有可擦除可编程只读存储器EPROM、电可擦除可编程只读存储器EEPROM和快闪存储器Flash Memory。另外还有铁电存储器FeRAM、磁性随机存储器MRAM和相变存储器OUM等近年来出现的新型的非易失性存储器，其研究都已经取得了可喜的进展。但是它们都不能与标准CMOS工艺兼容，通常所需的特殊工艺会增加更多的加工步骤和掩膜数量，造成成本的大幅增加，尤其所使用的非易失性存储器的容量不是太大时，比如使用在无源射频识别标签芯片中，成本本身就是一个很关键的限制因素。研究低成本、小面积、低功耗、高可靠性的非易失性存储器势在必行。

为了解决上面论述的几个问题，也有较多的方案提出了一种基于标准工艺的超低功耗非易失性存储器结构，避免了附加的步骤和掩膜层数的增加，且与在CMOS工艺流程下实现的芯片的集成更加方便。但是它们采用的编程、擦除的原理多集中在热电子注入效应和FN(FN，Fowler-Nordheim)隧穿效应。但是应用热电子注入效应需要有相当高的电流，能耗太大，而FN隧穿效应则会占据相当大的面积，这些因素都会影响非易失性存储器的推广应用。

发明内容

本发明的目的是提供一种基于标准工艺的超低功耗非易失性存储器结构来解决上述已有技术存在的不足，它的编程和擦除操作均利用FN隧穿效应完成，解决功耗高的问题；使用伪差分结构，输出差分信号增加其读取的可靠性，并且有助于配合使用差分结构的灵敏放大器，提高读取速度。

为实现上述目的，一种基于标准工艺的超低功耗非易失性存储器，包括多个存储单元，每个存储单元包括模块A、模块B两个不完全对称的模块。模块A由控制管MA01、第一隧穿管MA02、第一读取管MA03和选择管MA04四个晶体管连接构成，其中控制管MA01和第一隧穿管MA02是由源极、漏极、阱三端相连构成电容形式的器件。控制管MA01的源极A02、漏极A01和阱NW1三端互连之后连接到控制端口CP(Control-Port)；第一隧穿管MA02的源极A04、漏极A03、阱NW2互连并连接至隧穿端口TP(Tunnel-Port)；第一读取管MA03的源极A05与阱NW3互连至读取端口RP(Read-Port)；选择管MA04的漏极A07与第一读取管MA03的漏极A06相连接，其源极A08连接至模块A的数据输出端ADO(A-Data-Out)，其栅极连接至选择控制端口SP；控制管MA01、第一隧穿管MA02、第一读取管MA03的栅极互连构成封闭的浮栅A_FG。

模块B由控制管MB01、第二隧穿管MB02、第二读取管MB03和选择管MB04四个晶体管连接构成，其中控制管MB01和第二隧穿管MB02是由源极、漏极、阱三端相连构成电容形式的器件。控制管MB01的源极B02、漏极B01和阱NW1三端互连之后连接到控制端口CP；第二隧穿管MB02的源极B04、漏极B03、阱NW2互连并连接至隧穿端口TP；第二读取管MB03的漏极B05连至读取端口RP；选择管MB04的漏极B07与MB03的源极B06相连接，其源极B08连接至模块B的数据输出端BDO(B-Data-Out)，其栅极连接至选择控制端口SP；控制管MB01、第二隧穿管MB02、第二读取管MB03的栅极互连构成封闭的浮栅B_FG。

所述的模块A中的控制管MA01的栅极面积远大于(通常大于5倍)第一隧穿管MA02、第一读取管MA03的栅极面积，控制管MA01与第一隧穿管MA02、第一读取管MA03的栅极面积的比例关系根据具体的情况进行调整。模块B中的控制管MB01的栅极面积远大于(通常大于5倍)第二隧穿管MB02、第二读取管MB03的栅极面积，控制管MB01与第二隧穿管MB02、第二读取管MB03栅极面积的比例关系根据具体的情况进行调整。

所述模块A中的控制管MA01、第一隧穿管MA02、第一读取管MA03为PMOS晶体管，选择管MA04为NMOS晶体管；模块B中的控制管MB01、第二隧穿管MB02为PMOS晶体管，第二读取管MB03、选择管MB04为NMOS晶体管。