[发明专利]用于氧化物半导体薄膜晶体管的行驱动电路

摘要

本发明的用于氧化物半导体薄膜晶体管的行驱动电路通过设置两个依次递减的恒压负电位源(VSS1、VSS2)和高频时钟讯号(CK(n))、低频时钟讯号(LC1、LC2)的低电位来确保在非作用期间上拉电路部分(200)能够处于很好的关闭状态，不受到高频时钟讯号(CK(n))的影响，从而确保电路正常工作；进一步的，通过重新设计第一下拉电路部分(400)来避免在工作期间其对第一节点(Q(N))和输出端(G(N))输出的影响，确保第一节点(Q(N))和输出端(G(N))能够正常输出而不产生讯号失真。

主权项

一种用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括：一上拉控制部分(100)、一上拉部分(200)、一下传部分(300)、一第一下拉部分(400)、一自举电容部分(500)和一下拉维持电路部分(600)；所述上拉控制部分(100)包括第十一晶体管(T11)，该第十一晶体管(T11)的栅极电性连接于该第N级GOA单元的前两级GOA单元第N‑2级GOA单元的驱动讯号端(ST(N‑2))，源极电性连接于该第N级GOA单元的前两级GOA单元第N‑2级GOA单元的输出端(G(N‑2))，漏极电性连接于第一节点(Q(N))；所述上拉部分(200)包括第二十一晶体管(T21)，该第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，源极电性连接于高频时钟讯号(CK(n))，漏极电性连接于输出端(G(N))；所述下传部分(300)包括第二十二晶体管(T22)，该第二十二晶体管(T22)的栅极电性连接于第一节点(Q(N))，源极电性连接于高频时钟讯号(CK(n))，漏极电性连接于驱动输出端(ST(N))；所述第一下拉部分(400)包括第四十一晶体管(T41)，该第四十一晶体管(T41)的栅极电性连接于该第N级GOA单元的下三级GOA单元第N+3级GOA单元的输出端(G(N+3))，漏极电性连接于第一节点(Q(N))，源极电性连接于输出端(G(N))；所述自举电容部分(500)包括一电容(Cb)，该电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))；所述下拉维持部分(600)包括：第四十二晶体管(T42)，该第四十二晶体管(T42)的栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二恒压负电位源(VSS2)；第三十二晶体管(T32)，该第三十二晶体管(T32)的栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一恒压负电位源(VSS1)；第五十一晶体管(T51)，该第五十一晶体管(T51)的栅极与源极均电性连接于第一低频讯号源(LC1)，漏极电性连接于第四节点(S(N))；第五十二晶体管(T52)，该第五十二晶体管(T52)的栅极电性连接于第一节点(Q(N))，源极电性连接于第四节点(S(N))，漏极电性连接于第一恒压负电位源(VSS1)；第五十三晶体管(T53)，该第五十三晶体管(T53)的栅极电性连接于第四节点(S(N))，源极电性连接于第一低频讯号源(LC1)，漏极电性连接于第二节点(P(N))；第五十四晶体管(T54)，该第五十四晶体管(T54)的栅极电性连接于第二低频讯号源(LC2)，源极电性连接于第一低频讯号源(LC1)，漏极电性连接于第二节点(P(N))；第五十五晶体管(T55)，该第五十五晶体管(T55)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第三节点(K(N))；第六十四晶体管(T64)，该第六十四晶体管(T64)的栅极电性连接于第一低频讯号源(LC1)，源极电性连接于第二低频讯号源(LC2)，漏极电性连接于第三节点(K(N))；第六十三晶体管(T63)，该第六十三晶体管(T63)的栅极电性连接于第五节点(T(N))，源极电性连接于第二低频讯号源(LC2)，漏极电性连接于第三节点(K(N))；第六十二晶体管(T62)，该第六十二晶体管(T62)的栅极电性连接于第一节点(Q(N))，源极电性连接于第五节点(T(N))，漏极电性连接于第一恒压负电位源(VSS1)；第六十一晶体管(T61)，该第六十一晶体管(T61)的栅极与源极均电性连接于第二低频讯号源(LC2)，漏极电性连接于第五节点(T(N))；第三十三晶体管(T33)，该第三十三晶体管(T33)的栅极电性连接于第三节点(K(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一恒压负电位源(VSS1)；第四十三晶体管(T43)，该第四十三晶体管(T43)的栅极电性连接于第三节点(K(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二恒压负电位源(VSS2)；所述第一恒压负电位源(VSS1)高于第二恒压负电位源(VSS2)。