[发明专利]堆栈式N型晶体管以及静电保护电路在审

专利信息
申请号: 201410526102.7 申请日: 2014-09-30
公开(公告)号: CN104269440A 公开(公告)日: 2015-01-07
发明(设计)人: 单毅 申请(专利权)人: 武汉新芯集成电路制造有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L27/02
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅;李时云
地址: 430205 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的堆栈式N型晶体管,包括有半导体衬底、器件区、设置于器件区内的N型注入区,所述N型注入区两侧分别对称设置至少两个NMOS晶体管,所述N型注入区与相邻的所述NMOS晶体管的漏极相连,所述N型注入区的表面区域内形成有N型连接区,并且,距离所述N型注入区最远的所述NMOS晶体管的源极形成N型深掺杂区。本发明中,通过增加与所述注入区相邻的NMOS晶体管的漏极电阻,使得形成的寄生NPN晶体管的寄生内阻增加,因此,静电保护电路电流路径上的导通电阻增加,使得二次击穿电压提高,每个寄生NPN晶体管均可以开启,使得导通电流均匀的流过每个NPN晶体管,提高静电保护能力。
搜索关键词: 堆栈 晶体管 以及 静电 保护 电路
【主权项】:
一种堆栈式N型晶体管,其特征在于,包括:半导体衬底,所述半导体衬底内包括器件区;N型注入区,位于所述器件区内;所述N型注入区两侧分别对称设置至少两个NMOS晶体管,所述N型注入区与相邻的所述NMOS晶体管的漏极相连;所述N型注入区的表面区域内形成有N型连接区;其中,距离所述N型注入区最远的所述NMOS晶体管的源极形成N型深掺杂区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410526102.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top