[发明专利]源极局域互连结构的形成方法在审
申请号: | 201410491497.1 | 申请日: | 2014-09-24 |
公开(公告)号: | CN104269378A | 公开(公告)日: | 2015-01-07 |
发明(设计)人: | 李程;吴敏;杨渝书;秦伟;高慧慧 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;林彦之 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种源极局域互连结构的形成方法,包括以下步骤:步骤S01:提供一半导体衬底,在衬底上依次形成层间介质层、底部抗反射涂层以及第一掩膜层,第一掩膜层具有界定通孔的第一开口;步骤S02:形成暴露出所述衬底的通孔;步骤S03:去除第一掩膜层以及底部抗反射涂层;步骤S04:形成填充层以及第二掩膜层,第二掩膜层具有界定沟槽的第二开口;步骤S05:形成沟槽;步骤S06:去除第二掩膜层以及填充层,填充金属材料,形成源极局域互连结构。本发明最终形成一种上端为沟槽、下端为通孔的源极局域互连结构,该结构避免了沟槽与STI结构接触,解决了在刻蚀过程中STI结构损耗过多,导致衬底漏电和击穿电压不足的问题。 | ||
搜索关键词: | 局域 互连 结构 形成 方法 | ||
【主权项】:
一种源极局域互连结构的形成方法,其特征在于,包括以下步骤:步骤S01:提供一半导体衬底,在所述衬底上依次形成层间介质层、底部抗反射涂层以及第一掩膜层,所述第一掩膜层具有界定通孔的第一开口;步骤S02:沿所述第一开口对所述底部抗反射涂层以及层间介质层刻蚀,以形成暴露出所述衬底的通孔;步骤S03:去除所述第一掩膜层以及底部抗反射涂层;步骤S04:在所述通孔内填充有机物并覆盖所述层间介质层,以形成填充层;在所述填充层上形成第二掩膜层,所述第二掩膜层具有界定沟槽的第二开口;步骤S05:沿所述第二开口对所述填充层以及层间介质层刻蚀,以形成沟槽;其中,所述沟槽的底部位于所述层间介质层中;步骤S06:去除第二掩膜层以及填充层,在上端为沟槽、下端为通孔的结构内填充金属材料,以形成源极局域互连结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410491497.1/,转载请声明来源钻瓜专利网。
- 上一篇:存查样柜及样瓶夹持装置
- 下一篇:一种新型四面无引脚封装工艺方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造