[发明专利]一种半导体器件的制造方法和电子装置

摘要

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括如下步骤：形成包括与控制栅相对应的第一图案和与选择栅相对应的第二图案的第二掩膜；在与同一选择栅相对应的两个相邻的第二图案之间形成第三掩膜；利用第一图案、第二图案和第三掩膜对第一硬掩膜层进行图形化；利用图形化的第一掩膜层进行刻蚀以形成控制栅和选择栅。该方法由于第二图案与第一图案在同一图形化工艺中形成，因此可以很好地控制选择栅与单元区之间的距离，能够改善单元的阈值电压均一性并减小干扰，从而可以提高半导体器件的性能和良率。本发明的电子装置，包括采用上述方法制得的半导体器件，因而同样具有上述优点。

主权项

1.一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供形成有自下而上包括浮栅材料层、控制栅材料层、第一硬掩膜层和核心材料层的叠层结构的半导体衬底，在所述叠层结构上形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的第一掩膜；步骤S102：利用所述第一掩膜对所述核心材料层进行图形化以形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的核心材料层；步骤S103：在所述核心材料层上沉积掩膜材料层并对所述掩膜材料层进行刻蚀以形成包括与控制栅相对应的第一图案和与选择栅相对应的第二图案的图形化的第二掩膜，去除所述核心材料层；步骤S104：在所述第二掩膜的与同一选择栅相对应的两个相邻的所述第二图案之间形成第三掩膜，所述两个相邻的所述第二图案与所述第三掩膜用于刻蚀形成用于刻蚀控制栅的掩膜图案；步骤S105：利用所述第二掩膜和所述第三掩膜对所述第一硬掩膜层进行图形化以形成包括用于刻蚀控制栅的掩膜图案和用于刻蚀选择栅的掩膜图案的图形化的第一硬掩膜层；步骤S106：利用所述第一硬掩膜层对所述控制栅材料层和所述浮栅材料层进行刻蚀以形成控制栅和选择栅。