[发明专利]一种半导体器件的制造方法和电子装置

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供形成有自下而上包括浮栅材料层、控制栅材料层、第一硬掩膜层和核心材料层的叠层结构的半导体衬底，在所述叠层结构上形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的第一掩膜；

步骤S102：利用所述第一掩膜对所述核心材料层进行图形化以形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的核心材料层；

步骤S103：在所述核心材料层上沉积掩膜材料层并对所述掩膜材料层进行刻蚀以形成包括与控制栅相对应的第一图案和与选择栅相对应的第二图案的图形化的第二掩膜，去除所述核心材料层；

步骤S104：在所述第二掩膜的与同一选择栅相对应的两个相邻的所述第二图案之间形成第三掩膜，所述两个相邻的所述第二图案与所述第三掩膜用于刻蚀形成用于刻蚀控制栅的掩膜图案；

步骤S105：利用所述第二掩膜和所述第三掩膜对所述第一硬掩膜层进行图形化以形成包括用于刻蚀控制栅的掩膜图案和用于刻蚀选择栅的掩膜图案的图形化的第一硬掩膜层；

步骤S106：利用所述第一硬掩膜层对所述控制栅材料层和所述浮栅材料层进行刻蚀以形成控制栅和选择栅。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述第一硬掩膜层和所述核心材料层的材料包括先进图形化薄膜。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述第一掩膜包括光刻胶。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述掩膜材料层包括氧化硅或氮化硅。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述第一图案与所述第二图案的宽度相同。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述第三掩膜包括光刻胶。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，对所述第一硬掩膜层进行图形化的方法包括刻蚀。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，还同时形成位于所述控制栅下方的浮栅。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述叠层结构还包括位于所述控制栅材料层与所述第一硬掩膜层之间的增强型氧化层以及位于所述第一硬掩膜层和所述核心材料层之间的刻蚀阻挡层。

10.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件的制造方法包括如下步骤：

步骤S101：提供形成有自下而上包括浮栅材料层、控制栅材料层、第一硬掩膜层和核心材料层的叠层结构的半导体衬底，在所述叠层结构上形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的第一掩膜；

步骤S102：利用所述第一掩膜对所述核心材料层进行图形化以形成包括与控制栅相对应的部分和与选择栅相对应的部分的图形化的核心材料层；

步骤S103：在所述核心材料层上沉积掩膜材料层并对所述掩膜材料层进行刻蚀以形成包括与控制栅相对应的第一图案和与选择栅相对应的第二图案的图形化的第二掩膜，去除所述核心材料层；

步骤S104：在所述第二掩膜的与同一选择栅相对应的两个相邻的所述第二图案之间形成第三掩膜，所述两个相邻的所述第二图案与所述第三掩膜用于刻蚀形成用于刻蚀控制栅的掩膜图案；

步骤S105：利用所述第二掩膜和所述第三掩膜对所述第一硬掩膜层进行图形化以形成包括用于刻蚀控制栅的掩膜图案和用于刻蚀选择栅的掩膜图案的图形化的第一硬掩膜层；

步骤S106：利用所述第一硬掩膜层对所述控制栅材料层和所述浮栅材料层进行刻蚀以形成控制栅和选择栅。