[发明专利]减少DRAMCache缺失访问的方法、装置和系统有效
| 申请号： | 201410315469.4 | 申请日： | 2014-07-03 |
| 公开（公告）号： | CN105279113B | 公开（公告）日： | 2018-01-30 |
| 发明（设计）人： | 王琪;李佳芮;王东辉 | 申请（专利权）人： | 中国科学院声学研究所 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 北京亿腾知识产权代理事务所11309 | 代理人： | 陈霁 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种减少DRAM Cache缺失访问的方法，所述方法包括MissMap接收全局预测结果为DRAM Cache命中时，处理器发出的请求信息，其中，所述请求信息包括L2Cache缺失的访问地址对应的物理页和Cache块信息；所述MissMap查询所述物理页与本地预存的物理页是否相等，当所述物理页与预存的物理页相等时，查询Cache块对应的位向量中的状态，并根据所述Cache块对应的位向量中的状态，对所述请求信息进行处理，其中，所述预存的物理页为最近最常访问的物理页。本发明以较小的硬件开销，减少了缺失情况下对DRAM Cache的访问，在全局预测的基础上，通过MissMap进一步预测，减少了误将缺失预测为命中的情况，减少了缺失时对DRAM Cache的访问，因此，本发明可以提高性能并减少能耗。 | ||
| 搜索关键词： | 减少 dram cache 缺失 访问 方法 装置 系统 | ||
【主权项】：
一种减少DRAM Cache缺失访问的方法，其特征在于，所述方法包括：MissMap接收全局预测结果为DRAM Cache命中时，处理器发出的请求信息，其中，所述请求信息包括二级缓存L2 Cache缺失的访问地址对应的物理页和Cache块信息，所述Cache块信息指向Cache块；所述MissMap查询所述物理页与本地预存的物理页是否相等，当所述物理页与预存的物理页相等时，查询所述Cache块对应的位向量中的状态，并根据所述Cache块对应的位向量中的状态，对所述请求信息进行处理，其中，所述预存的物理页为最近最常访问的物理页。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院声学研究所，未经中国科学院声学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410315469.4/，转载请声明来源钻瓜专利网。
