[发明专利]一种高性能低漏电流功耗异步电路C单元

摘要

本发明公开了一种高性能低漏电流功耗异步电路C单元，通过设置NMOS管功控开关，应用功控技术对C单元电路进行控制，使C单元电路呈现两种模式休眠模式和工作模式；NMOS管功控开关与PMOS上拉单元、NMOS下拉单元、信号传输门以及信号存储单元结合在一起，晶体管数目较少，当没有数据需要处理时，此时睡眠信号Sleep由高电平转换为低电平，NMOS管功控开关中第三NMOS管、第四NMOS管和第五NMOS管全部关闭，C单元电路进入休眠模式，当有数据需要处理时，睡眠信号Sleep为高电平，NMOS管功控开关中高阈值的第三NMOS管、第四NMOS管和第五NMOS管全部导通保证C单元的使用功能和降低漏电流功耗；优点是在纳米CMOS工艺下，电路结构简单且漏电流功耗较小。

主权项

一种高性能低漏电流功耗异步电路C单元，其特征在于包括PMOS上拉单元、NMOS下拉单元、NMOS管功控开关、信号传输门和信号存储单元：所述的PMOS上拉单元包括第一PMOS管和第二PMOS管，所述的第一PMOS管的漏极与所述的第二PMOS管的源极连接，所述的第一PMOS管的源极为所述的PMOS上拉单元的电源端，所述的第一PMOS管的栅极为所述的PMOS上拉单元的第一信号输入端，所述的第二PMOS管的栅极为所述的PMOS上拉单元的第二信号输入端，所述的第二PMOS管的漏极为所述的PMOS上拉单元的信号输出端；所述的NMOS下拉单元包括第一NMOS管和第二NMOS管，所述的第一NMOS管的漏极与所述的第二NMOS管的漏极连接，所述的第一NMOS管的栅极为所述的NMOS下拉单元的第一信号输入端，所述的第二NMOS管的栅极为所述的NMOS下拉单元的第二信号输入端，所述的第一NMOS管的源极与所述的PMOS上拉单元的信号输出端连接；所述的NMOS管功控开关包括第三NMOS管、第四NMOS管和第五NMOS管；所述的信号传输门包括第一反相器，所述的信号存储单元包括第二反相器和第三反相器，所述的第一反相器包括第三PMOS管和第六NMOS管，所述的第三PMOS管的源极为所述的第一反相器的电源端，所述的第三PMOS管的漏极与所述的第六NMOS管的漏极连接且两者的连接端为所述的第一反相器的信号输出端，所述的第三PMOS管的栅极与所述的第六NMOS管的栅极连接且两者的连接端为所述的第一反相器的信号输入端，所述的第六NMOS管的源极为所述的第一反相器的虚拟接地端，所述的第二反相器和所述的第三反相器的电路结构与所述的第一反相器相同；所述的第二NMOS管的源极、所述的第五NMOS管的漏极和所述的第一反相器的虚拟接地端连接，所述的第五NMOS管的源极接地，所述的第二反相器的信号输入端、所述的第三反相器的信号输出端和所述的第三NMOS管的源极连接，所述的第三NMOS管的漏极、所述的第一反相器的信号输入端和所述的PMOS上拉单元的信号输出端连接，所述的第二反相器的信号输出端、所述的第三反相器的信号输入端和所述的第四NMOS管的源极连接，所述的第四NMOS管的漏极和所述的第一反相器的信号输出端连接且两者的连接端为所述的C单元的信号输出端，所述的PMOS上拉单元的第一信号输入端与所述的NMOS下拉单元的第二信号输入端连接且两者的连接端为C单元的第一信号输入端，所述的PMOS上拉单元的第二信号输入端与所述的NMOS下拉单元的第一信号输入端连接且两者的连接端为C单元的第二信号输入端；所述的第三NMOS管的栅极、所述的第四NMOS管的栅极和所述的第五NMOS管的栅极均接入睡眠信号；所述的第一PMOS管、所述的第二PMOS管和所述的第三PMOS管均为低阈值PMOS管且三者的阈值电压均为‑0.4118V，所述的第一NMOS管、所述的第二NMOS管和所述的第六NMOS管均为低阈值NMOS管且三者的阈值电压均为0.466V，所述的第三NMOS管、所述的第四NMOS管和所述的第五NMOS管均为高阈值NMOS管且三者的阈值电压均为0.853V。