[发明专利]一种高性能低漏电流功耗异步电路C单元

说明书

技术领域

本发明涉及一种C单元，尤其是涉及一种高性能低漏功耗异步电路C单元。 

背景技术

随着集成电路制造工艺的快速发展，现有的集成电路的规模和复杂性日益增大，集成电路的功耗问题也越来越突出，功耗已成为集成电路设计中除速度和面积之外的另一个重要约束。集成电路的低功耗设计技术成为当前集成电路设计领域中一个重要的研究热点。CMOS数字集成电路的功耗主要由动态功耗、短路功耗和漏电流功耗构成。在0.13μm以上的CMOS工艺中，动态功耗占集成电路总功耗的绝大部分。随着CMOS工艺的进一步发展，工艺尺寸进入纳米数量级，漏电流功耗(漏功耗)在集成电路总功耗中的比重逐步增加，研究表明在90nm工艺下，漏功耗已占到整个电路总功耗的约1/3，参见文献1：S.G.Narendra and A.Chandrakasan,“Leakage in nanometer CMOS technologies”,Springer,2006.(纳伦德拉，尼科利奇，“在纳米工艺下的漏功耗”Springer出版社，2006年)。 

在纳米级的CMOS集成电路工艺下，MOS器件主要存在三种漏电流：亚阈值漏电流、栅极漏电流、漏源-衬底反偏结电流，其中亚阈值漏电流和栅极漏电流功耗占泄漏功耗中的绝大部分，参见文献2：Kaushik Roy,Saibal Mukhopadhyay,Hanid Mahmoodi-Meimand,“Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Submicrometer CMOS Circuits”,in:Proceedings of the IEEE,Vol.91,No.2,2003.(考希克罗伊，萨巴尔穆霍帕迪亚，汉琳顿穆罕默德“在深亚纳米CMOS电路下漏电流原理和减少漏电流技术”在电子电气工程师协会会刊，2003年91卷，第2期)。根据文献2中所记载的MOS管亚阈值漏电流的计算公式                                                   Lds=μ0CoxWL(m-1)(VT)2×eVg-VthmvT×(1-e-vDS/vT),]]>V_th表示MOS管的阈值电压，μ₀表示MOS管的零偏置迁移率，C_ox表示MOS管的栅氧的单位面积电容，表示MOS 管的CMOS宽长比，t_ox表示MOS管的氧化成厚度，W_dm表示MOS管的最大耗尽层宽度，v_T表示MOS管的热力学电压，V_g表示MOS管的栅源电压，v_DS表示MOS管的漏源电压，我们可以知道：当阈值电压V_th为低时，电路的亚阈值漏电流为高；当电路处于稳定状态的时候，I_ds和V_th有关，V_th小导致亚阈值漏电流大。