[发明专利]三维半导体器件制造方法有效
| 申请号： | 201410207317.2 | 申请日： | 2014-05-16 |
| 公开（公告）号： | CN104392963B | 公开（公告）日： | 2017-07-11 |
| 发明（设计）人： | 霍宗亮 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L21/336;H01L29/10 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三维半导体器件制造方法，包括步骤在存储单元区的衬底上形成第一材料层与第二材料层的堆叠结构；刻蚀所述堆叠结构形成多个孔槽；在所述多个孔槽中形成沟道层；对沟道层的至少一个表面进行退火处理，以降低表面粗糙度和界面态。依照本发明的三维半导体器件制造方法，引入伪沟道牺牲层对沟道表面和背表面进行界面处理抑制了界面态形成，和/或在处理过程中引入沟道表面和背表面缓冲层降低了沟道表面的粗糙度，提高了沟道迁移率，在提高沟道电流的同时提高了存储单元的可靠性。 | ||
| 搜索关键词： | 三维 半导体器件 制造 方法 | ||
【主权项】：
一种三维半导体器件制造方法，包括步骤：在存储单元区的衬底上形成第一材料层与第二材料层的堆叠结构；刻蚀所述堆叠结构形成多个孔槽；在所述多个孔槽的侧壁上形成伪沟道牺牲层；在所述多个孔槽底部以及所述伪沟道牺牲层侧壁上形成沟道层；对沟道层的至少一个表面进行退火处理，以降低表面粗糙度和界面态；移除伪沟道牺牲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410207317.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种SONOS闪存器件的编译方法
- 下一篇：一种CMOS集成电路的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
