[发明专利]形成用于图案化底层结构的掩膜层的方法有效
| 申请号： | 201410092896.0 | 申请日： | 2014-03-13 |
| 公开（公告）号： | CN104051235B | 公开（公告）日： | 2017-04-05 |
| 发明（设计）人： | G·M·施密德;J·A·瓦尔;R·A·法雷尔;C·帕克 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/768;H01L21/027 |
| 代理公司： | 北京戈程知识产权代理有限公司11314 | 代理人： | 程伟,王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及形成用于图案化底层结构的掩膜层的方法，本文揭露一例示性方法，包括在结构上方形成包含多个分离的开口的图案化硬掩膜层，其中，该图案化硬掩膜层包含多个交叉线状特征；在该图案化硬掩膜层上方形成图案化蚀刻掩膜，其曝露出至少一个，但非全部的该多个分离的开口；以及透过该图案化蚀刻掩膜和该图案化硬掩膜层中的该至少一个曝露出来的开口实行至少一个蚀刻制程以在该结构中定义开口。 | ||
| 搜索关键词： | 形成 用于 图案 底层 结构 掩膜层 方法 | ||
【主权项】：
一种形成半导体装置的方法，该方法包括：在结构上方形成包含多个分离的开口的图案化硬掩膜层，其中，该图案化硬掩膜层包含多个交叉线状特征；在该图案化硬掩膜层上方形成第一图案化蚀刻掩膜，其曝露出至少一个，但非全部的该多个分离的开口；透过该第一图案化蚀刻掩膜和在该图案化硬掩膜层中的至少一个曝露出来的开口实行第一蚀刻工艺以在形成于该结构上方的绝缘材料层中定义开口；于定义该绝缘材料层中的该开口之后，在该图案化硬掩膜层上方形成第二图案化蚀刻掩膜，其曝露出至少一个，但非全部的该多个分离的开口；以及透过该第二图案化蚀刻掩膜实行至少一个第二蚀刻工艺以定义该绝缘材料层中的沟槽与在该结构中的开口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410092896.0/，转载请声明来源钻瓜专利网。
- 上一篇：生物质材料的加工
- 下一篇：包含活性物质的颗粒剂
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
