[发明专利]一种VDMOS管的制造方法和VDMOS在审
| 申请号： | 201410040108.3 | 申请日： | 2014-01-27 |
| 公开（公告）号： | CN104810289A | 公开（公告）日： | 2015-07-29 |
| 发明（设计）人： | 马万里 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/768;H01L29/78;H01L23/522 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 刘芳 |
| 地址： | 100871 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种VDMOS管的制造方法和VDMOS，该方法包括：在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接。 | ||
| 搜索关键词： | 一种 vdmos 制造 方法 | ||
【主权项】：
一种垂直双扩散金属氧化物半导体晶体VDMOS管的制造方法，其特征在于，包括：在硅片上依次形成栅氧化层、多晶硅层、P‑体区、N型源区、氮化硅层和P+体区；对所述氮化硅层以及所述栅氧化层进行刻蚀处理，以在所述多晶硅层的侧壁形成侧墙；在所述多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低所述钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得所述金属层分别与所述N型源区的侧面以及所述N型源区的上表面的钛的硅化物的侧面相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410040108.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于LED基底曝光的夹持装置
- 下一篇：一种MOS管及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
