[发明专利]用于存储器访问延迟训练的方法和装置有效
| 申请号： | 201380027176.X | 申请日： | 2013-05-22 |
| 公开（公告）号： | CN104335197B | 公开（公告）日： | 2017-04-19 |
| 发明（设计）人： | 格伦·A·戴斯;沃伦·R·安德森;安瓦·P·卡施恩;理查德·W·里维斯;爱德华多·普莱特;格拉德·R·塔尔伯特 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;G06F13/16 |
| 代理公司： | 上海胜康律师事务所31263 | 代理人： | 李献忠 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了训练用于启用存储器子系统中的数据选通信号的延迟的各种方法和装置的实施方案。在一个实施方案中，一种系统包括被配置成接收数据选通信号的存储器控制器。所述存储器控制器包括训练电路。所述训练电路包括第一存储电路，其被耦合用于接收在数据输入端上的所述数据选通信号以及在时钟输入端上的使能信号；以及训练单元，其被配置成基于从所述第一触发器接收的输出信号调整所述使能信号的相位直到所述使能信号的断言与在所述数据选通信号中的前同步码指示相一致为止。 | ||
| 搜索关键词： | 用于 存储器 访问 延迟 训练 方法 装置 | ||
【主权项】：
一种用于存储器访问延迟训练的系统，其包括：存储器控制器，其被配置成接收数据选通信号，其中所述存储器控制器包括训练电路，所述训练电路包括：第一存储电路，其被耦合用于接收在数据输入端上的所述数据选通信号以及在时钟输入端上的使能信号；以及训练单元，其被配置成在执行训练程序中基于从所述第一存储电路接收的输出信号调整所述使能信号的相位直到所述使能信号的断言与在所述数据选通信号中的前同步码的指示相一致为止，其中所述前同步码包括在所述数据选通信号中的多个连续的逻辑零；以及逻辑门，所述逻辑门具有被耦合用于接收所述数据选通信号的第一输入端以及被耦合用于接收所述使能信号的第二输入端，其中所述逻辑门被配置成当断言所述使能信号时传递所述数据选通信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380027176.X/，转载请声明来源钻瓜专利网。
- 上一篇：用以执行特征检测和确定特征得分的系统和方法
- 下一篇：具有馅的罐装食品
